đến năm 2028 ASML dự định mỗi năm bán ra 20 máy EUV khẩu độ cao
Diễn đàn thế giới công nghệ Imec
ngày 21-22 tháng 5 năm 2024 trung tâm vi điện tử liên trường đại học [IMEC interuniversity microelectronics centre] sẽ tổ chức diễn đàn ITF World ở thành phố Antwerp
sản phẩm công nghệ in thạch bản EUV khẩu độ cao sẽ nâng khẩu độ [NA numerical aperture] hệ thống từ 0.33 lên thành 0.55 trên lý thuyết sẽ thu nhỏ kích thước của những đường nửa-vây [half-pitch] xuống 64% thành 7.5 hoặc 8 nanomet
tăng khẩu độ sẽ cần sử dụng thêm ánh sáng, nhưng ASML phát hiện rằng không thể tăng kích thước của chuẩn mặt nạ ảnh EUV 6 inch
cho nên ASML phải thiết kế bí quyết riêng để vượt qua hạn chế này, sử dụng những thấu kính chiếu [project] lớn và tinh vi hơn, của Zeiss
Chắp vá
một hậu quả của những thay đổi này là kích thước trường mặt nạ [mask field size] là diện tích trên đĩa wafer sẽ phơi ra trong một bước phơi sáng, bị giảm một nửa; diện tích mới sẽ là 26 * 16.5 milimet
nếu khách hàng muốn sản xuất một 'die' lớn hơn kích thước trường mới này, ASML sẽ cần thực hiện 'chắp vá trong-die' [stitch]
'chắp vá' [stitch] là lấy thiết kế ban đầu, cắt là hai; rồi đem phơi hai mặt nạ, với một chút phần-đè-lên-nhau [overlap] gọi là vùng chắp vá [stiching region] sẽ nhận được phơi sáng gấp đôi
trước đây Intel đã làm với những kích thước trường hỗn hợp [mixed field size] gọi tên là 'in 1:2' [1:2 printing] nhưng khác
chưa nói đến những thử thách cơ điện tử [mechatronic] gióng thẳng [line up] những mối chắp vá [stitch] - lớp chồng [overlay] chưa đến 1 nanomet - ta cần xem xét tất cả những tương tác diễn ra bên trong vùng chắp vá
mặt nạ ảnh EUV có 2 biên giới: biên giới cho ảnh mặt nạ, và biên giới đen rất dễ hấp thụ (ảnh sáng); biên giới đen sẽ ngăn cản những ánh sáng tán xạ khỏi ảnh hưởng những vùng lân cận die, mặc dù vẫn bị phản chiếu 1-3% tạo ra ánh sáng loé lên, gần giống 'gờ thấu kính' [len flair] có thể làm mờ ảnh
biên giới cũng thu nhận nhiều áp lực cơ học của những tiến trình lắng đọng đa-lớp và làm sạch
kính hiển vi quét điện tử [SEM scan electron microscope] chụp ảnh vùng này cho thấy đa-lớp không hạ xuống đồng đều thẳng xuống, có một chút khoén bớt [undercut] được cho là gây ra bởi những công đoạn làm sạch
những thử nghiệm mới đây của Siemens hợp tác với IMEC ám chỉ rằng một phơi sáng hai-lần sẽ làm hại độ tương phản hình ảnh cho một số chức năng [feature] ví dụ những hố tiếp xúc [contact hole] sử dụng để nối dây những bộ phận của chip
nhóm cũng thử nghiệm một số cách để cắt thiết kế, một cách đơn giản là bổ ngang ở giữa; rủi ro là để lại một số đuôi ngắn trên một phía của đường cắt, nếu mối chắp vá [stitch] không hoàn hảo thì có thể để lại một số đa giác [polygon] cut-off
nếu không muốn cắt thẳng, một là 'cắt thông minh' [smart cut] giữ lại những đa giác nhất định dọc biên giới, đồng thời vứt bỏ [leave out] những đa giác khác
hai là cắt zíc zắc [stagger] có một mép lởm chởm răng cưa, để lại những phần cuối của đường [line] bị nửa-cô-lập [semi-isolate] để dễ in hơn một chút
cách khác là nhà thiết kế chip sẽ di chuyển những cấu trúc quan trọng, ví dụ dây nối điện, xa khỏi vùng chắp vá [stitch]
có thể thấy, diễn biến đang ủng hộ cuộc bùng nổ chiplet và đóng gói tiên tiến; chip A15 bionic bên trong iphone 13 được hãng công bố diện tích 8.58 * 12.55 milimet, nếu thực hiện chiplet với những nút tiến trình trang bị EUV khẩu độ cao, không thực hiện chắp vá [stitch]; sau đó sử dụng đóng gói tiên tiến để tập hợp những chiplet ấy, sử dụng những nút tiến trình ít tinh tế hơn, giống như cách AMD sản xuất MI300
Lớp cản quang
lo ngại mới là mỏng đi độ sâu tiêu cự sẽ cần lớp cản quang mỏng hơn 40-60% để giữ tiêu điểm 'tốt' trong khi phơi sáng
lớp cản quang EUV hiện nay là những chất cản quang hoá học khuếch đại [CAR chemical amplified resist] là hỗn hợp những chất hoá học dựa-trên-cácbon đã sử dụng cho in thạch bản từ thập niên 1990
bên trong CAR, một phân tử sản sinh axit ảnh sẽ tạo ra axit khi hấp thụ ánh sáng EUV; sau đó axit gây ra những phản ứng khác trong bước nướng sau-phơi-sáng để khuếch đại ảnh hưởng của photon, như một cảm biến quang trong chất hoá học
nhưng CAR tương đối trong suốt với ánh sáng EUV 13.5 nanomet cho nên lớp CAR mỏng hơn sẽ gây thêm vấn đề tăng độ phân giải ảnh; và cũng phải xem xét kỹ hơn cách thức độ phản chiếu của wafer sẽ ảnh hưởng hình ảnh bị phơi sáng; và nó cũng tăng sức ảnh hưởng của những ngẫu nhiên [stochastic] là những lỗi ngẫu nhiêu bị cô lập [random isolated defect]
ASML Đài Loan thử nghiệm cho thấy rằng cắt giảm những lớn CAR đi 30-50% sẽ xuất hiện gấp 3-7 lần số lỗi, theo ghi nhận bởi thẩm tra chùm điện tử; ảnh đã bị phân giải [resolve] cũng mờ nhạt hơn, nhiễu hơn
không sử dụng CAR, có một ứng viên chất cản quang hứa hẹn là những lớp cản quang kim loại ôxit [MOR metal oxide resist]; có thể là những nguyên tử thiếc đặt lên trên, chặn và hấp thụ năng lượng, giống như chất lỏng cản quang [contrast fluid] trước đây cho máy quét CT sử dụng kim loại nặng thori
có một lớp MOR, có thể in những chức năng với sự lởm chởm bề rộng đường ít hơn [less line width roughness] sử dụng ít ánh sáng UV hơn một chút, ít thời gian phơi sáng và tăng thông lượng, so với nếu số lớp CAR mỏng tương tự
hàm lượng thiếc cũng khiến lớp cản quang sẽ chống chịu tốt hơn những tiến trình khắc-axit [etch] sau khi lớp cản quang đã trải qua bước nướng sau-phơi-sáng
mặc dù dường như có một vấn đề với phần sau-phơi-sáng này, những điều kiện khí quyển chưa-biết giữa bước phơi sáng và bước nướng có thể gây ra nối-tắt [bridging], sụp đổ mẫu hình [pattern collapse] và lệch-nhịp [pitching]
mới đây Tokyo Electron đề nghị một phương pháp mới và điều chỉnh công cụ, gọi là công nghệ bộ phát triển nhạy cảm tăng cường [ESPERT enhanced sensitivity develoPER technology] có thể điều chỉnh hình ảnh hoá học để sửa chữa hoặc tránh lỗi, và có được những mẫu hình rất sít [tight]
suốt 30 năm CAR là lớp cản quang mặc định, cho nên nếu các fab chuyển sang MOR sẽ tác-động-nối-tiếp [cascade] qua tất cả chồng-bước [stack] in thạch bản
Inpria là công ty cung cấp MOR hàng đầu, mới đầu tách-ra từ trường đại học bang Oregon và năm 2021 được công ty hoá chất JSR mua lại
Đo lường học
công nghệ EUV khẩu độ cao sẽ khiến những hư hỏng ngẫu nhiên [stochastic] trở nên thường xuyên hơn, hiện tại đã trì hoãn chu kỳ xử lý rồi, cần thực hiện thêm những biện pháp đo lường học để tìm và xác định những hư hỏng này
độ phân giải nét hơn cũng làm giảm kích thước tổi thiểu của những khuyết tật, kiểm tra sự lởm chởm bề rộng đường [line width roughness] khó hơn vì cần đo lường kích thước dưới-nanomet; làm thế nào để đảm bảo một lớp cản quang nhất quán khi lớp ấy chỉ mỏng 10-30 nanomet
những công cụ hiện nay dựa chủ yếu vào những nguyên lý quang học, mở ra cơ hội cho đo lường học và thẩm tra dựa-trên-chùm-điện-tử; căn bản là những kính hiển vi điện tử đang được sử dụng để phát hiện biến đổi gen, sẽ đem sang phát hiện những khuyết tật mà công cụ quang học bất lực không thể thấy
IMEC bắt đầu mang công cụ kính hiển vi điện tử truyền qua [TEM transmission electronic microscope] vào cả phòng thí nghiệm lẫn tích hợp vào dây chuyền sản xuất
những bài viết nghiên cứu đã nhắc đến 'đo lường học lớn' [massive metrology] miêu tả nhu cầu xem xét nhiều chức năng cùng một lúc; Hitachi và IMEC hợp tác làm một thiết bị có thể thẩm tra một triệu hố tiếp xúc một lúc
công cụ sẽ không chỉ phát hiện lỗi ngẫu nhiên [stochastic], ví dụ độ sâu tiêu cự bị phẳng hơn, khiến không chỉ lớp cản quang mà còn đĩa wafer nữa sẽ bị mỏng đi nhiều; sẽ cần nhiều công cụ đo lường học và thẩm tra, tất cả sẽ tính vào chi phí đầu tư xưởng fab
In thạch bản có sử dụng máy tính
sử dụng những thấu kính biến dạng [anamorphic] khử phóng đại một phía này hơn phía kia; hiện nay đã có một hố ở giữa những thấu kính chiếu, kết quả của việc có lớp cản quang mỏng đi; hiện nay những công ty mặt nạ chưa thay đổi phương pháp, hoặc công cụ; tất cả cần kết hợp vào những phương pháp in thạch bản có sử dụng máy tính [computational] được sử dụng để làm ra những quy tắc và mô phỏng cho những mặt nạ EUV
Nvidia có thư viện thuật toán cuLitho tạo điều kiện để thực hiện những tiến trình in thạch bản có-sử-dụng-máy-tính nhất định, ví dụ điều chỉnh khoảng cách quang học [OPC optical proximity correction] chỉnh sửa thiết kế chip để in tốt hơn, hoặc công nghệ in thạch bản nghịch đảo [ILT inverse lithography] làm lại ngược lại thiết kế chip để tối ưu hoá việc in
tháng 3 năm 2024 Nvidia công bố rằng TSMC và công ty Synopsys bán EDA bắt đầu đưa những thuật toán CuLitho vào thực tiễn
Nivdia lưu ý cách thức CuLitho giúp tối ưu hoá mô đun OPC trong giải pháp tổng hợp mặt nạ Proteus của Synopsys, tăng tốc độ và tiết kiệm thời gian (nhiều giờ)
TSMC rất cần những mô hình in thạch bản có-sử-dụng-máy-tính chính xác hơn, để tiên đoán những điểm nóng [hotspot] là những vùng nhất định trên thiết kế sẽ nhạy cảm với mạch hở [open circuit] hoặc đoản mạch
từ lâu, điểm nóng đã là vấn đề của in thạch bản, nhưng EUV khẩu độ cao sẽ càng dấy lên quan ngại; vì tất cả những vấn đề lỗi ngẫu nhiên, và chi phí đắt đỏ mua máy EUV khẩu độ cao, cho nên bất cứ cách nào giúp giảm lỗi đến mức mong muốn thì đều được cảm tạ
nhiều năm, đã có những bài viết nghiên cứu; nhưng những phương pháp khớp-mẫu-hình cũ đã bỏ qua một số điểm nóng, và những phương pháp máy học đã tìm ra quá nhiều báo động giả [false positive]
Kinh tế
cạnh tranh sừng sỏ nhất của máy in thạch bản EUV khẩu độ cao 300 triệu đôla, không phải máy Nhật hay máy Trung Quốc, mà chính của ASML là in qua nhiều lần những máy EUV khẩu độ thấp cũ
chi phí sở hữu máy in thạch bản sẽ được tính là chi phí khẩu hao chia cho tích số của thông lượng thô nhân với chỉ số tận dụng thiết bị, thông lượng được tính theo đơn vị đĩa wafer mỗi giờ xử lý
vấn đề thông lượng là gây ra bởi nguồn điện kém, nếu tăng độ phân giải của máy in thạch bản thì trừ khi cũng phải nâng cấp nguồn điện, còn nếu không thì thông lượng cũng giảm; lý do vì ngẫu nhiên [stochastic], cần thêm photon đập vào lớp cản quang để khắc phục thực tế rằng một tỷ lệ nhất định những photon sẽ 'quantum' đến chỗ không mong muốn
nếu nguồn điện không thể sản sinh đủ photon EUV, thì cách duy nhất để khắc phục là giữ wafer dưới nguồn sáng lâu hơn, làm giảm thông lượng
hiện nay ASML chưa tăng đủ công suất nguồn điện để khắc phục độ phân giải, hãng sẽ thực hiện bằng cách thay đổi laser bắn ra và tăng tốc tần số hạt thiếc lên thành 6 vạn hạt mỗi giây
thiết kế như trên, cần đo lường và mô hình hoá cách hành xử của thiếc hoá lỏng ở áp suất cao-hơn-khí-quyển bên trong máy ASML; chưa có công cụ hay phần mềm mô hình nào sẵn để phục vụ, cần công cụ đo lường học mới; viện đo lường quốc gia [NIM national institute of metrology] đang làm việc, cũng như Trung Quốc
ngành công nghiệp vẫn khăng khăng rằng synchrotron không phải giải pháp, và dường như không ai muốn thay đổi thiết kế nguồn điện EUV
chưa kể, lĩnh vực nửa-kích-thước [half-sized field], nhu cầu thay đổi toàn bộ chồng-việc lớp cản quang
Intel đang chạy thử nghiệm những thiết bị EUV khẩu độ cao với ASML, sẽ tốn kém
TSMC chưa bắt đầu mua sỉ những máy EUV khẩu độ cao, vẫn chờ hạ giá bán của máy và hệ sinh thái đi kèm
kỹ thuật mẫu-hình-nano mới tự-mẫu-hình được-định-hướng [DSP directed self-patterning] có thể hồi phục lỗi nhỏ hơn vây nhịp [pitch]
Pat Gelsinger của Intel trả lời phỏng vấn Ian Cutress ở kênh More-than-Moore rằng ông muốn ASML thử nghiệm những mặt nạ lớn hơn; nhưng những công ty mặt nạ sẽ không đồng ý làm, trừ khi TSMC và Samsung dự phần; cho nên ASML vẫn đang tìm cách
EUV tiếp tục tiến bộ, có ý kiến cho rằng ASML nên bỏ lại một số cách tiếp cận cũ và mang thêm những bộ phận vào nội bộ; sẽ mở rộng bề ngang của công ty, pha loãng sức tập trung và tăng cơ cấu chi phí
nếu cách tiếp cận tích-hợp-doanh-nghiệp này giúp ASML trình làng sản phẩm nhanh hơn và tránh được những đau đầu, có thể ASML sẽ cân nhắc
Không có nhận xét nào:
Đăng nhận xét