đưa mạng lưới cấp điện của chip bán dẫn xuống mặt-sau

Intel tiên phong nghiên cứu phát triển cổng kim loại hằng-số-điện-môi-K-cao, bóng bán dẫn hiệu ứng trường vây-cá, strain silic engineering
nút tiến trình 18A sắp tới của Intel sẽ tiên phong bóng bán dẫn cổng-bao-quanh và mạng lưới cấp điện mặt-sau [backside power delivery]

Doug O'Laughlin
trung tâm vi điện tử liên trường đại học [IMEC interuniversity microelectronics centre] ở Bỉ tiên phong xuất bản nhiều tài liệu về hệ thống cấp điện mặt-sau
khi nhận được một tín hiệu điều khiển, bóng bán dẫn sẽ bật hoặc tắt; để thực hiện việc này, bóng bán dẫn cần điện năng được cấp ổn định ở một điện thế thích hợp
nếu điện thế quá thấp, bóng bán dẫn sẽ không bật/tắt đúng mực; giảm 1% điện thế ở cổng sẽ giảm 1% tần số hoạt động của chip, thiếu điện thế có thể gây ra những lỗi căn thời gian [timing error] gây ra lỗi màn hình xanh
nếu điện thế quá cao, điện năng tiêu thụ của một mạch bật/tắt sẽ tỷ lệ với bình phương của điện thế; nếu điện thế quá cao, cổng ôxit của bóng bán dẫn sẽ bị đánh thủng khỏi trường điện; mức điện thế, tại đó hiện tượng này xảy ra, gọi là 'tường tin cậy' [reliability wall]
những khu vực khác nhau của mạch tích hợp sẽ có yêu cầu điện thế khác nhau, những nhà thiết kế sẽ phân khúc con chip thành những 'miền điện năng' [power domain]; một số hệ-thống-trên-chip di động có hàng trăm miền điện năng để tối ưu nhất sự tiêu thụ điện
cho nên, cấp điện là một ví dụ cho nguyên tắc Goldilocks, chỉ dao động đâu đó 5-10% và phải được cấp điện một cách ổn định, hiệu quả và tin cậy

Mạng lưới cấp điện
nguồn máy tính [PSU power supply unit] sẽ cung cấp một điện áp cao và dòng điện cho CPU qua những ổ cắm [socket] và những 'pin' ổ cắm gắn CPU với bo mạch chủ
với những chip di động, thay vì những 'pin' ổ cắm thì sẽ là những bóng hàn [solder ball] vì chân 'pin' quá to
đi vào chip, điện năng sẽ di chuyển qua đóng gói [packaging] chip vào những bóng bán dẫn, sử dụng một mạng lưới 'tuỳ chỉnh' [customize] những dây kim loại [interconnect] và hố-xuyên [via] khắp con chip; những hố-xuyên sẽ đi qua nhiều lớp của IC
hệ thống có 2 loại thiết bị nữa là mô đun điều chế điện áp [voltage regulator] và tụ điện cách ly [decoupling capacitor]
mô đun điều chế điện áp sẽ tăng áp hoặc giảm áp để đáp ứng nhu cầu những miền điện năng của IC; đôi khi mô đun điều chế điện áp không phản ứng đủ nhanh, cho nên cần thêm tụ điện cách ly
nếu một vi xử lý đột nhiên đẩy-mạnh-sản-lượng [ramp up], hoạt động đột ngột có thể gây sự tăng vọt điện áp [spike] vì điện cảm trong những dây kim loại [interconnect]; lúc này, điện tích thặng dư có thể được chuyển hướng đến một tụ điện cách ly và được lưu trữ, phòng trường hợp sụt áp [voltage dip]
gọi hệ thống những nguồn điện, dây kim loại, mô đun điều chế điện áp và những tụ điện cách ly là mạng lưới cấp điện [PDN power delivery network]

Điện áp rơi thuần trở
vai trò của PDN là phân phối điện năng và điện áp, đồng thời giữ cho những nhiễu ở mức tối thiểu; khó vì dây kim loại [interconnect] có điện cảm ký sinh và điện trở ký sinh
điện trở sẽ khiến điện áp ở cuối dây kim loại sẽ thấp hơn ở nguồn điện ở đầu dây kim loại, ngành công nghiệp gọi ấy là điện áp rơi thuần trở [IR drop]

Thu nhỏ kích thước thiết bị ở mặt-trước
suốt lịch sử ngành linh kiện bán dẫn, dây kim loại vẫn nằm ở phía trên của bóng bán dẫn; tưởng tượng một đĩa wafer silic, những bóng bán dẫn được gây dựng vào bề mặt của silic; sau đó người ta sử dụng lắng đọng, in thạch bản và khắc axit [etch] nhiều lớp những dây kim loại và hố-xuyên lên trên; đâu đó 10-20 lớp
mạng lưới cấp điện sẽ đưa điện từ nguồn điện chung [global] từ trên, đi ra và xuống những bóng bán dẫn ở đáy; xuống càng sâu, dây kim loại sẽ càng nhỏ; thiết kế này gọi là mạng lưới điện mặt-trước [frontside power network]

Chi phí của luật Moore
hiện nay một IC có hàng tỷ bóng bán dẫn, đều cần cấp điện, người ta đã thêm nhiều lớp những dây kim loại [interconnect] dẫn-điện đã giao thoa với những dây kim loại [interconnect] dẫn tín hiệu điện; cách duy nhất để giải quyết là thu nhỏ những dây kim loại dẫn điện, ngày nay đường kính chỉ 20 nanomet
cách đây 20 năm, điện trở là một trong những lý do ngành bán dẫn chuyển từ dây kim loại nhôm sang dây kim loại đồng
ngày nay là những nút tiến trình tiến bộ hơn 5 nanomet, những vấn đề điện trở cũ đã quay lại; ở 20 nanomet, đồng không phải kim loại hữu ích nhất, bất chấp điện trở khối [bulk resistance] thấp nhất, chỉ 1.664 micro-Ohm mỗi cm
electron đi qua dây đồng sẽ dễ 'đào ngũ' và rải rác, thay vì đi thẳng theo một con đường liền mạch (quãng đường tự do trung bình của điện tử); cho nên ở 20 nanomet, electron trong dây đồng sẽ dễ rải rác [scatter] hơn, khiến điện trở cao hơn so với khả năng của những dây kim loại khác
thêm nữa, dây đồng sẽ cần những lớp rào [barrier] ngăn kim loại đồng khỏi nhiễm bẩn silic, những ống-bọc [liner] thường làm từ tantal nitride có điện trở rất cao; các nhà thiết kế chip đã phải đánh đổi những nguồn lực tín hiệu để củng cố hệ thống cấp điện
IMEC đề nghị một bộ những cải tiến: những thang điện được chôn [buried power rail] và sau đó là BSPN [backside power network]

Chôn thang điện
mặc dù có nhiều cải tiến trên bề mặt silic và những bóng bán dẫn, chưa có cải tiến gì nhiều ở bên dưới; đây là lúc công nghệ thang điện được chôn [buried power rail] đã xuất hiện
họ gây dựng những thiết kế từ những nhóm bóng bán dẫn FinFET gọi là những ô [cell] tiêu chuẩn; thang điện [power rail] là những dải dây kim loại ở mức thấp nhất, đưa điện năng lên những hàng bóng bán dẫn kế tiếp bên trong những ô tiêu chuẩn
họ đo lường những ô tiêu chuẩn ấy theo đơn vị 'ray' [track]; thông thường, một ô tiêu chuẩn ở thế hệ nút 3 nanomet sẽ cao 6 'ray'
vì những vấn đề điện cảm ký sinh và điện trở ký sinh, những thang điện [rail] đã không tăng được quy mô nữa; nay, thang điện chiếm chỗ 2 trong số những 'ray', làm chật chội ô tiêu chuẩn
IMEC đề nghị 'thang điện được chôn' là đào rãnh vào nền silic, sử dụng phương pháp là cô lập rãnh nông [shallow trench isolation]
họ sử dụng phương pháp lắng đọng lớp nguyên tử để đặt những kim loại, để làm những thang điện, vào rãnh; công việc được thực hiện ở cùng công đoạn khi chế tạo bóng bán dẫn, gọi là front-end của dây chuyền sản xuất [FEOL front end of the line]; nhiệt độ ở công đoạn này quá nóng cho kim loại đồng, nên họ sử dụng vonfram hoặc rutheni
ưu điểm là, với chiều rộng của dây kim loại là 20 nanomet, dây vonfram hoặc rutheni có điện trở thấp hơn đáng kể so với đồng; lý do đã giải thích ở trên, electron rải rác...
chuỗi cung của vonfram là khá dồi dào; còn rutheni thì không cần một lớp rào kim loại dày, chỉ cần một lớp mỏng để bám lên bề mặt
nhược điểm là, những xưởng đúc [fab] chưa bao giờ làm việc phủ kim loại ở công đoạn front-end của dây chuyền sản xuất; phải cân nhắc những vấn đề nhiễm bẩn kim loại
sau khi cắt ra và lấp đầy những thang điện, sau đó sẽ gây dựng những hố-xuyên đưa điện từ mạng lưới cấp điện xuống những thang

BSPN
với những thang điện được chôn, điện năng vẫn phải đi qua 10-20 lớp của IC để xuống đến lớp bóng bán dẫn silic, tạo cơ hội cho điện trở của kim loại sẽ can thiệp
BSPN tách biệt những dây kim loại dẫn điện với những dây kim loại dẫn tín hiệu, và đưa những dây kim loại dẫn điện ấy xuống bên dưới lớp bóng bán dẫn silic
để kết nối mạng lưới với những thang điện [rail], họ đục những hố-xuyên-silic [TSC through-silicon-via] qua những đĩa wafer
một nghiên cứu ở trường đại học Austin tiểu bang Texas cho thấy BSPN tiết kiệm 8% điện năng tiêu thụ, so với mạng lưới cấp điện mặt-trước cũ; điện áp rơi thuần trở [IR drop] giảm 15% so với thiết kế mặt-trước
năm 2019 ARM trình làng những kết quả mô phỏng, cho thấy cải thiện tương tự
phản ứng dây chuyền: di dời những dây kim loại dẫn điện sẽ rộng chỗ cho những dây kim loại dẫn tín hiệu ở mặt trên, bày biện rộng ra sẽ giảm được điện dung ký sinh

Cảm biến ảnh
ý tưởng BSPN đã tiên phong ở hệ thống rọi sáng mặt-sau của cảm biến ảnh CMOS
cảm biến ảnh CMOS hoạt động khá giống con người của mắt: ánh sáng đi qua những thấu kính và một số bộ lọc màu, rồi đập vào một mảng những điốp quang silic được gây dựng vào tấm nền, là đĩa wafer silic; càng nhiều ánh sáng đập vào điốp quang, càng tốt
những cảm biến ảnh thuở đầu, ánh sáng đi qua một khối lượng [mass] những bóng bán dẫn và dây [wire] trước khi đập lên nền mảng điốp quang, vì họ gây dựng những dây [wire] bên trên tấm nền; diễn biến này ảnh hưởng việc thu thập ánh sáng, làm giảm hiệu năng ảnh thiếu-sáng
năm 2009 công ty OmniVision và công ty Sony Semiconductor Solutions trình làng 'rọi sáng mặt-sau' di dời dây [wire] ra đằng sau tấm nền điốp quang, cho điốp quang được rọi sáng từ phía sau

Được rọi sáng phía sau [back-illuminated]
sau khi Sony chế tạo điốp quang trên đĩa wafer, sau đó hãng sẽ ghép [bond] trên một đĩa wafer khác bên trên nó, sau đó lật lại và làm mỏng wafer có điốp xuống một bề dày 5-10 micromet đồng đều để phơi ra mặt-sau của những điốp
để làm mỏng wafer, Sony đã phải lấy máy mài, mua từ công ty Disco ở Nhật Bản; mài cẩn thận kẻo hỏng đĩa wafer đã có sẵn điốp quang được chế tạo trên đấy
năm 2010 Sony trình làng thành phẩm thương mại trên ở iPhone 4, cùng thêm tiến bộ công nghệ với những cảm biến 3-chiều được-xếp-chồng-wafer

Tiến trình
thay vì chỉ 5-10 micromet của Sony đã làm, IMEC đề nghị làm mỏng đĩa wafer xuống 0.5 micromet
bắt đầu là đĩa wafer thông thường, sau đó tăng trưởng 2 lớp bên trên, một lớp silic-germani dày 50 nanomet; và sau đó là phủ lên lớp thứ hai, dày hơn, là silic rất tinh khiết
lớp thứ hai phủ lên là nơi mà sau đó sẽ cắt những thang điện được chôn [buried power rail] sử dụng kỹ thuật cô lập rãnh nông [shallow trench isolation], và cũng sử dụng lắng đọng lớp nguyên tử [ALD atomic layer deposit] để phủ kim loại vonfram hoặc rutheni lên rãnh
sau đó, ghép [bond] một đĩa wafer khác lên trên nó; đây gọi là 'wafer nâng đỡ' [carrier wafer] vì sau đó sẽ lật lại, như Sony làm
sau đó, mài mặt-sau của đĩa wafer ban đầu, trong một loạt những bước; trước tiên sử dụng một máy mài, rồi một máy đánh bóng [polish] và cuối cùng là những công cụ etch bán dẫn; ví dụ khắc axit [etch] khô và khắc [etch] ướt
bước cuối cùng là khắc axit [etch] ướt, trong đó áp [apply] axit ăn mòn lớp silic-germani và phơi ra lớp phủ [capping layer] láng phẳng
sau đó họ đục những hố-xuyên-silic vào những lớp silic để kết nối những thang điện được chôn [buried power rail] đến mạng lưới điện
IMEC sử dụng in thạch bản để chỉ cho những máy Etch nơi đục hố [via], sau đó sử dụng etch để đục những hố-xuyên-silic nơi mẫu hình in thạch bản chỉ ra
IMEC sử dụng kiểu etch là tiến trình Bosch, hoạt đông khá giống lắng đọng lớp nguyên tử, theo đó hoạt động theo một chu kỳ 2-bước: đầu tiên, bắn một plasma khí axit để etch silic; sau đó, bắn một chất hoá học nhựa teflon, để vô hiệu hoá etch, và giữ nó ở trạng thái mong muốn [keep it under tight control]
sau rốt, chu kỳ sẽ khoan những hố-xuyên-silic rộng 90 nanomet; sau đó rửa những hố-xuyên-silic, bọc lót [liner] một rào [barrier] rồi phủ kim loại đồng để nối-dây [wiring]
IMEC đã bày ra tiến trình tổng thể, và tất cả xưởng đúc [fab] chủ yếu sẽ làm theo; những xưởng đúc [fab] chỉ quyết định những chi tiết nhỏ, vonfram hay rutheni, chiều rộng của hố-xuyên-silic, lớp lót [liner] sẽ sử dụng cái gì

Intel nhanh chân
Intel gọi phiên bản BSPN của hãng là PowerVia lần đầu tiên đi vào dòng chảy công việc ở nút tiến trình 20A tiền nhiệm của 18A
năm 2025 TSMC trình làng bóng bán dẫn GAAFET ở nút N2 và dự kiến ra mắt BSPN ở nút N2P kế nhiệm năm 2026
không chỉ ấn tượng về khía cạnh sản xuất, BSPN cũng là một cải tiến thiết kế 'đại nhảy vọt' đề nghị cho những khách hàng (nhà thiết kế) của cả Intel lẫn TSMC, phải viết-lại [port] tất cả mạng lưới câp điện và thiết kế lại để hoạt động tốt như trước; một thử thách thiết kế EDA
những kỹ thuật mặt-sau đã tạo điều kiện cho cải tiến xếp-chồng-3-chiều cho cảm biến ảnh, và đang hướng đến làm tương tự cho mạch logic kỹ thuật số