Node quy trình 45 nanômét

Kaiko Minakata
các bóng bán dẫn sẽ được nối dây qua những dây nối trong [interconnect] kim loại, được nhúng [embed] trong những lớp ở trên, những lớp được gọi là "lớp kim loại"
dây kim loại sẽ đi xuống và kết nối điện với bóng bán dẫn ở những điểm tiếp xúc [contact] sẽ thu nhỏ cùng với thiết bị
mục tiêu của một node quy trình là làm sao để sản xuất hàng loạt những thiết bị rất nhỏ này, kích thước nhất quán và hiệu năng đáng tin cậy trong một khoảng thời gian dài
sai lệch [deviation] được đo lường bởi chỉ số metric "hiệu suất tham số" [parametric yield], hoặc nếu thiết bị hư hỏng, sẽ được đo bởi "hiệu suất thảm hoạ" [catastrophic yield]

Kiểm tra tạp chất [dopant]
kiểm tra tấm nền [substrate] được nhà cung cấp đưa đến sẽ gồm 3 phần
thứ nhất là ước lượng hàm lượng tạp chất trong silic: wafer được sản xuất bằng cách kéo những miếng tinh thể ra khỏi một bể silic lỏng
trong suốt quy trình Czochralski, những tạp chất (cácbon, ôxy, kim loại) có thể bám vào và làm nhiễm bẩn bể silic lỏng
nếu những tạp chất này sáp nhập vào bóng bán dẫn, nhất là tạp chất kim loại, nó sẽ thay đổi ngưỡng điện áp của bóng bán dẫn
kiểm tra những tạp chất này bằng cách đo lường điện trở của bề mặt wafer rồi so sánh với cấu hình [specification]: một đầu dò [probe] 4-điểm sẽ đặt lên wafer và chạy một dòng điện từ điểm này đến điểm kia

Cấu trúc tinh thể
wafer là một đơn tinh thể: bất cứ gián đoạn, lỗi xếp chồng, tạp chất... nào ở trong mạng lưới tinh thể... cũng có thể "bẫy" hoặc can thiệp những hạt mang điện tích đi qua silic
để kiểm tra "định hướng" [orientation] tinh thể học [crystallorgraphic] của silic, máy "quang phổ nhiễu xạ" tia X [X-ray diffractometer] chiếu một chùm tia X và kiểm tra cường độ tia dội lại: nếu có hiện tượng tán xạ, có thể bởi vì mạng tinh thể silic có những căng thẳng [strain] hoặc lỗi [flaw]

Phẳng
phồng [bowing] hoặc vênh [warping] bề mặt tấm nền silic sẽ ảnh hưởng hiệu năng in thạch bản sau này
máy in thạch bản có "độ sâu tiêu cự" [deep of focus] rất chặt chẽ: là tầm khoảng cách để hình ảnh của mẫu hình mặt nạ quang sẽ được giữ ở tiêu điểm, toàn bộ tấm nền sẽ phải nằm trong những giới hạn DoF
máy đo độ nghiêng [stylus profilometer] (profiler) giống như một ngón tay với một lưỡi cưa kim cương [diamond tip] rà khắp bề mặt wafer, nhiều lần qua lại, để tạo ra một hình ảnh 3 chiều
profiler hoạt động giống như một kính hiển vi lực điện tử
có những phương pháp không-tiếp-xúc dựa trên laser và cảm biến điện dung... nhưng đắt hơn

Rửa sạch
chất nhiễm bẩn còn sót lại trên bề mặt tấm nền sẽ có thể bị lọt xuống cổng và ảnh hưởng hiệu năng của bóng bán dẫn
thuở đầu, wafer được làm sạch bằng bàn chải cọ hoặc siêu âm, và được nhúng trong hoá chất: axit hydro floric, nước cường toan, axit nitric
siêu âm có thể làm nứt gãy wafer, trong khi những hoá chất cũng làm bẩn wafer
thập niên 1960 Werner Kern bấy giờ ở công ty RCA, đã trình làng phương pháp RCA-Clean ngày nay là tiêu chuẩn vàng của ngành công nghiệp
quy trình "lõi" của RCA-Clean là nhúng wafer xuống 2 bể trong 10 phút
bể thứ nhất, được gọi là SC-1 theo tiếng lóng của ngành công nghiệp, rất có tính kiềm: ôxy già và dung dịch amoniac hoà tan trong nước, được pha loãng
sau đó wafer được lấy ra, rửa bằng nước siêu tinh khiết UPW [ultra pure water] rồi được nhúng xuống bể axit thứ hai, được gọi là SC-2 chứa ôxy già và axit clohydric được pha loãng
năm 1990 Werner Kern xuất bản bài viết "The Evolution of Silicon Wafer Cleaning Technology"

LOCOS
cần cách điện những bóng bán dẫn, để chúng khỏi bị rò điện và ảnh hưởng lẫn nhau
thưở đầu, các xưởng fab sử dụng kỹ thuật ôxy hoá cục bộ silic [local oxidation of silicon]
LOCOS tăng trưởng silic đi-ôxit ở trên tinh thể silic chỉ nhờ vào nhiệt và nước, giống như sắt gỉ
silic đi-ôxit không tăng trưởng ở những nơi có silic nitride, cho nên LOCOS sử dụng silic nitride là một "mặt nạ"
vấn đề đã nảy sinh, khi silic đi-ôxit bị đẩy vào những vùng hoạt động, nơi có bóng bán dẫn; hiện tượng được gọi là "mỏ chim" vì phần silic đi-ôxit xâm lấn này có hình thù giống mỏ chim
"mỏ chim" tạo ra những chỗ lồi và bề mặt ôxit không đều, sẽ gây vấn đề sau này ở những công đoạn in thạch bản, làm tán xạ ánh sáng ở những góc bất ngờ, huỷ hoại tính đồng nhất
ngành đã sử dụng phương pháp đánh bóng cơ hoá CMP [Chemical Mechanical Polishing] để làm phẳng những chỗ lồi, nhưng vấn đề "mỏ chim" vẫn tồn tại và ở node quy trình 250 nanomet đã không thể bỏ qua được nữa
cho nên, ngành bán dẫn đã ứng dụng phương pháp mới "rãnh cách điện nông" STI [shallow trench isolation] còn gọi là kỹ thuật "Box Isolation"
STI khoan những rãnh kích thước nanomet ở giữa những bóng bán dẫn, lấp đầy rãnh bằng vật liệu cách điện (silic đi ôxit)

Khoan rãnh
mới đầu, tăng trưởng một lớp silic đi-ôxit dày 10 nanomet trên tấm nền silic, là lớp hy sinh, sử dụng phương pháp ôxy hoá nhiệt (nấu wafer với nước ở nhiệt độ 900 độ C)
bên trên, tăng trưởng một lớp silic nitride dày 20-50 nanomét, sử dụng phương pháp lắng động hơi hoá học [chemical vapor deposition] CVD áp suất thấp; lớp thứ 2 này được gọi là lớp dừng [stopping layer] sẽ bảo vệ tấm nền silic ở quy trình đánh bóng cơ hoá [chemical mechanical polish]
sau khi đã lắng đọng, những lớp này sẽ được kiểm tra chiều dày, sử dụng phương pháp Spectroscopic Ellipsometry: chiếu ánh sáng của một sự phân cực đã biết vào bề mặt, máy sẽ kiểm tra thứ phản chiếu lại
sau đó, in thạch bản được sử dụng để đúc mẫu hình ở nơi sẽ có rãnh
xưởng đúc [fab] áp lên một hoá chất nhạy-sáng, gọi là chất cản quang [photoresist] lên trên wafer
máy in thạch bản sẽ phơi sáng một hình ảnh của một mặt nạ ảnh [photomask] lên trên
phơi sáng hình ảnh sẽ được hiện hình [develop] nhờ ủ sau-phơi-sáng hoặc cách khác... tuỳ thuộc vào chất cản quang
sau công đoạn in thạch bản là công đoạn khắc axit [etch]: chất cản quang đã-hiện-hình [developed photoresist] là rãnh dẫn hướng [guide], mẫu hình những rãnh sâu từ 700 nanomet đến 2 micromet sẽ được khắc vào những lớp silic nitride, silic đi-oxit và nền silic
công đoạn khắc axit được làm bởi phương pháp khắc ion phản ứng [reactive ion etch] RIE: hỗn hợp những hoá chất khắc dễ bay hơi [volatile etching chemical] thường là hợp chất của clor và flor, bị biến thành plasma nhờ một trường tần số vô tuyến
sau đó plasma được tăng tốc đến wafer bởi một điện trường: khi đập bề mặt wafer, sẽ có một khắc kép [double etch], một là vật lý, bởi sự bắn phá ion, hai là phản ứng hoá học
tiến trình sẽ được đo lường bằng một máy đo độ nghiêng [stylus profiler] ví dụ KLA-Tencor P-7
nếu đã đạt yêu cầu, chất cản quang sẽ bị lột bỏ, bằng phương pháp làm sạch khô dựa-trên-plasma-ôxy gọi tên là đốt plasma [plasma ashing]
sau đó, những rãnh nông này sẽ được kẻ một lớp silic đi-ôxit dày 5-10 nanomet, tăng trưởng nhờ phương pháp ôxy hoá nhiệt
lớp silic đi-ôxit được trát lên tất cả silic bị-hư-hại ở trên các cạnh tường của những rãnh, láng mượt những phần bên trên của rảnh để có được những tính chất điện được cải thiện

Lấp rãnh
lắng đọng hơi hóa học [chemical vapor deposition] trộn nhiều tiền chất hoá học trong một khoang, rồi cứ thế sẽ lắng đọng một lớp vật liệu kích-thước-nanomet lên trên mục tiêu
lắng đọng hơi hoá học TEOS lấy tên của tiền chất hoá học tetraethyl orthosilicat Si(OC2 H5)4 trong đó wafer được nung đến 650-750 độ C và dung dịch TEOS bay hơi nhờ một máy tạo bọt hoặc một hệ thống bơm chất lỏng
mục tiêu lắng đọng ở đây là bề mặt wafer nóng bỏng, sẽ phân huỷ hơi TEOS, phá gãy những liên kết silic-ôxy-cácbon và hình thành một màng silic đi-ôxit
trước đó, ôxy hoá nhiệt là phương pháp được dùng để trải lớp silic đi-ôxit; tại sao không thể sử dụng tiếp để hình thành màng silic đi-ôxit thứ hai này?
lý do vì màng silic đi-ôxit thứ 2 này cần được lắng đọng xuống đáy những rãnh và lấp rãnh, hoàn toàn và đồng đều; ngành bán dẫn gọi đây là một độ phủ tốt [good coverage]
nếu sử dụng phương pháp ôxy hoá nhiệt, màng silic đi-ôxit ở dưới rãnh sẽ có những lỗ trống [void], vết nứt [seam] và mật độ thấp... có thể gây ra rò điện và những vấn đề hiệu suất [yield]

Ủ
sau đó, fab ủ wafer ở nhiệt độ 1000 độ C để gia cố lớp silic đi-ôxit chuẩn bị cho những bước tiếp theo sẽ có những hoá chất phản ứng (ví dụ axit hydrofloric)
sau đó là bước làm phẳng [planarize] bằng cách mài bỏ những silic đi-ôxit thừa đã bị lắng đọng ở bước CVD TEOS, sử dụng phương pháp đánh bóng cơ hoá
máy đánh bóng cơ hoá [chemical mechanical polish] đánh gột 500-700 nanomet silic đi-ôxit khỏi bề mặt, nhờ cả mài cơ học [mechanical grind] và một hỗn hợp sệt những hóa chất phản ứng
để máy mài không bị quá sâu, một laser sẽ được chiếu lên bề mặt wafer trong qúa trình CMP, cảm biến xem khi nào đã mài đến lớp silic nitride là lớp dừng [stopping layer] đã được tăng trưởng trên wafer trước khi khoan rãnh
xong CMP, lớp dừng silic nitride có thể bị loại bỏ nhờ phương pháp khắc ướt [wet etch] thường là axit phosphoric
hầu hết các tài liệu đã ghi lại phiên bản giống như miêu tả ở trên đây, nhưng "rãnh cách điện nông" [shallow trench isolation] STI vẫn được ứng dụng khác nhau ở những xưởng đúc [fab] khác nhau
STI được chạy qua toàn bộ wafer và phải đảm bảo chính xác ở hàng tỷ bóng bán dẫn

Giếng: pha tạp
sản xuất CMOS, bắt đầu là tạo ra những vùng silic bị pha tạp, trên đó sẽ phát triển những bóng bán dẫn NMOS và PMOS được gọi là giếng hoặc bồn [tub]
pha tạp với những nguyên tố boron, asen hoặc phosphor sẽ cho silic những tính chất điện mới; hầu hết xưởng [fab] sử dụng boron hoặc phosphor, pha tạp boron cho PMOS, pha tạp phosphor cho NMOS
NMOS nằm trên silic kiểu-P trong khi PMOS nằm trên silic kiểu-N để khi mở cổng MOSFET, nó sẽ hình thành một lớp đảo ngược [inversion layer] trong kênh giữa nguồn và máng
lớp đảo ngược [inversion layer] được tạo thành từ những hạt mang những điện tích trái dấu của silic đã-bị-pha-tạp của giếng
ví dụ NMOS đưa điện tử [electron] qua kênh, một điện áp cổng dương được áp vào NMOS, điện trường sẽ hút điện tử âm, lên từ tấm nền silic, để tạo thành một lớp đảo ngược, nối nguồn điện-âm và máng; ở đây, giếng là silic kiểu-P để có được một trường điện để tạo hiệu ứng điều khiển
thuở trước, việc pha tạp này được làm bởi phương pháp khuếch tán nhiệt: đưa wafer vào một lò nung, cùng với hoá chất bổ sung [dopant] lỏng, nung đến 900-1200 độ C để hoá chất [dopant] khuếch tán vào silic
sau 1 thời gian, khuếch tán nhiệt đã thay bằng phương pháp cấy ion: kích thích ion hoá chất bổ sung [dopant] và bắn dưới dạng chùm ion vào cấu trúc tinh thể silic
năm 1954 ý tưởng cấy ion được ghi nhận là của William Shockley người giúp phát minh bóng bán dẫn, tạo ra bóng bán dẫn lưỡng cực và cũng là người theo thuyết ưu sinh
thập niên 1950 máy cấy ion đầu tiên là phiên bản chỉnh sửa lại những máy gia tốc chùm ion của những phòng thí nghiệm hạt nhân
thập niên 1970 và 1980 nhiều doanh nghiệp đã được tách ra để thương mại hoá máy cấy ion, ý tưởng đơn giản và kết quả đã xác định hơn phương pháp lắng đọng hơi hoá học, nhưng quy trình cấy ion vẫn phức tạp về mặt kỹ thuật

Giếng NMOS
tạo giếng NMOS trước, nếu muốn tạo ra silic kiểu-P
máy cấy ion bắn wafer đồng đều, ta muốn máy cấy ion cấy một mẫu hình cụ thể, thẳng hàng [align] với những bóng bán dẫn sẽ ở trên chip
vậy là, in thạch bản: phết chất cản quang lên wafer, phơi sáng wafer trong công cụ phơi sáng với mặt nạ quang, rồi hiện hình [develop] hình ảnh đã-được-phơi-sáng
hình ảnh của mặt nạ sẽ chứa những hố ở nơi sẽ có giếng: trong khi hiện hình, chất cản quang [photoresist] dày 300-800 nanomet sẽ cứng lại, để "cản" chùm ion sẽ pha tạp silic
nguyên tử boron nồng độ 10-100 triệu tỷ mỗi cm vuông sẽ được bắn vào silic, nhúng sâu vài trăm nanomet bên trong mạng tinh thể silic
kết quả được đo lường bởi máy khối phổ ion thứ cấp [secondary ion mass spectrometry] SIMS
SIMS bắn phá một chùm ion sơ cấp [primary ion] lên bề mặt wafer, khiến những ion thứ cấp bị đánh bật ra; SIMS thu thập những ion thứ cấp này và đếm tỷ lệ, để xác nhận xem liệu tỷ lệ boron đã-được-nhúng bên trong silic đã như mong muốn hay chưa
nếu đã đạt yêu cầu, chất cản quang [photoresist] bị lột bỏ, nhờ phương pháp đốt plasma [plasma ash]
xong, loại bỏ "lớp hy sinh" silic đi-ôxit bằng phương pháp khắc ướt

Hằng số điện môi cao
từ node quy trình 130 nanomet, các xưởng đúc [fab] nhận thấy những hiệu ứng kênh ngắn: hạt mang điện đã rò rỉ qua kênh đến máng
ở node 90 nanomet, ngành bán dẫn đã đưa vào silic bị kéo căng [strained silicon]
node 45 nanomet thay đổi ôxit cổng, trước đó làm từ silic đi-ôxit, nay thay đổi là hafni ôxit
hafni ôxit có hằng số điện môi K cao hơn, giúp cổng tạo ra điện trường mạnh hơn, khắc phục hiệu ứng kênh ngắn, nhưng cũng cần một dòng chảy quy trình mới: lựa chọn giữa cổng trước và cổng sau
IBM chọn lộ trình "cổng trước" trong khi Intel chọn "cổng sau" và sau đó "cổng sau" trở thành chuẩn công nghiệp
với "cổng sau", cần làm một "cổng hy sinh" để gióng nguồn và máng, vì cổng sẽ được làm sau cùng

Lắng đọng hafni ôxit
bắt đầu, rửa bề mặt wafer khỏi những ôxit dư thừa
sau đó, đưa wafer vào lò nung để tăng trưởng một lớp silic đi-ôxit mới (đây là công đoạn ôxy hoá nhiệt) là lớp làm mượt giữa nền silic và hafni ôxit
các xưởng đúc [fab] muốn những hạt mang điện đi nhanh qua kênh, tránh những bẫy giao diện [interface trap] là những khuyết tật: lệch mạng tinh thể [lattice mismatch], tạp chất [impurity], chất bẩn [contamination], liên kết silic bị "hở" [dangling] (điện tử tự do sẽ tóm được hạt tải điện tử, hoặc ngược lại)
tinh thể silic và hafni ôxit bị lệch mạng lưới, bề mặt nền silic có những liên kết "hở" [dangling] sau khi làm sạch hoặc được in mẫu [pattern], tăng trưởng silic đi-ôxit sẽ lấp những liên kết "hở" ấy, làm thụ động hoá những liên kết "hở" ấy
silic đi-ôxit vô định hình sẽ đóng vai trò "đệm" giữa silic và hafni ôxit
sau đó, lắng đóng lớp cổng hafni ôxit dày 1-2 nanomet sử dụng phương pháp lắng đọng lớp nguyên tử [atomic layer deposition] ALD căn bản sử dụng phản ứng luân phiên [alternating reaction] và thanh lọc giữa-chừng [purge half-step] để lắng đọng một lớp vật liệu, bên trong một khoang ALD; khác với ném tất cả vật liệu vào khoang trong cùng một lúc, như CVD thông thường,
mỗi chu kỳ 1-10 giây, ALD thêm một lớp hafni ôxit dày 1-2.5 angstrom cho đến khi lớp vài nanomet đã được áp lên "đệm" silic đi-ôxit
đo lường chiều dày và xem đã phù hợp yêu cầu [specification] chưa, sử dụng 2 công cụ đo lường: Spectroscopic Ellipsometry và nhiễu xạ tia X [X ray refractometry]
Spectroscopic Ellipsometry nhanh, phù hợp cho wafer trên dây chuyền, có thể kiểm tra tất cả wafer
nhiễu xạ tia X chiếu tia X ở một góc hẹp, chùm tia X xuyên qua các lớp và can thiệp với nhau trên lộ trình phản chiếu: mẫu hình can thiệp này sẽ cho thấy độ nhám bề mặt và mật độ của silic

Cổng hy sinh
"cổng hy sinh" là silic đa tinh thể, bị chia tách bởi những ranh giới "thớ" [grain] nhưng vẫn có tổ chức hơn silic vô định hình, nhưng không khắt khe bằng silic đơn tinh thể, cho nên không cần quy trình Czochralski (Cz) để làm
"cổng hy sinh" làm bởi CVD áp suất thấp [low pressure chemical vapor deposition] LPCVD xuất hiện năm 1975: đưa một lố wafer vào trong một khoang lắng, dài và mỏng, với những cuộn dây nung nóng quấn quanh; nung wafer đến 580-650 độ C ở áp suất thấp, rồi bơm khí silane vào khoang
silane bám vào bề mặt wafer nóng, phân huỷ, phá gãy những liên kết silic-hydro; hydro bay đi, để lại một lớp silic đa tinh thể, dày 5-30 nanomet
để dễ dàng loại bỏ lớp "cổng hy sinh", một lớp bịt [capping layer] silic nitride được áp lên, sử dụng một phiên bản LPCVD
cuối cùng, in mẫu hình [pattern] toàn bộ lớp này để xác định nơi những cổng sẽ tại vị và loại bỏ silic đa tinh thể dư thừa, chỉ để lại "cổng hy sinh": lại in thạch bản - áp chất cản quang, phơi sáng wafer với mặt nạ ảnh, làm hiện hình [develop] hình ảnh
rồi khắc bỏ những lớp silic đa tinh thể, silic nitride và hafni ôxit... lại sử dụng quy trình khắc ion phản ứng [reactive ion etch] RIE
kết quả là một chồng cổng hy sinh: lần lượt từ trên xuống là silic nitride, hafni ôxit rồi đến một lớp silic đi-ôxit đệm

Cấy ghép halo
ở node quy trình 45 nanomet, ngoài nguồn và máng, 2 thứ nữa được tạo ra là cấy halo [halo implant] và phần mở rộng [extension]
cấy halo, còn gọi là cấy túi [pocket implant] là biện pháp đưa ra để khắc phục hiệu ứng kênh ngắn
kỹ sư xưởng [fab] thấy rằng, sau khi tạo ra nguồn và máng, hoá chất bổ sung [dopant] được-cấy-ion đã lan ra các bên, bên dưới cổng, càng thêm làm đoản mạch kênh
cấy gói [pocket implant] đưa một liều lượng lớn những hoá chất bổ sung [dopant] trong một gói [pocket] ở một góc bên dưới cạnh bên của cổng, sử dụng cùng những hoá chất bổ sung [dopant] của giếng ở dưới bóng bán dẫn; ví dụ NMOS, hoá chất bổ sung kiểu-P là boron

Phần mở rộng
đôi khi, "phần mở rộng" còn được gọi là những vùng máng/nguồn được pha tạp nhẹ, kéo dài nguồn/máng ở những vùng nông, ngay bên dưới cổng
"phần mở rộng" được thiết kế để bảo vệ ôxit cổng, khỏi "phun phần tử mang nóng" [hot carrier injection]
hạt mang điện đi qua kênh, nhờ điện trường, có thể quá nhanh, nóng đến mức phá ôxit cổng
"phần mở rộng" sẽ giảm tốc những "phần tử mang điện" đi từ nguồn đến máng
tạo "phần mở rộng" sẽ cần tạo những ôxit "bộ đệm" [spacer] gắn vào những tường bên của cổng hy sinh
làm những "phần mở rộng" trước, rồi đến những halo - hai việc này cần được làm 2 lần, một cho NMOS, một cho PMOS

Chế tạo halo và phần mở rộng
trước tiên là in thạch bản: chất cản quang, phơi sáng, hiện hình - để bao bọc vùng PMOS dưới lớp chất cản quang, đảm bảo cho chỉ vùng NMOS được xử lý
máy cấy ion bắn nguyên tử phosphor vào giếng kiểu-P của NMOS để tạo ra "phần mở rộng"
máy cấy ion bắn nguyên tử boron ở một góc, dưới cổng, tạo ra những halo
SIMS đo lường xem công việc đã đúng cấu hình [specification] mong muốn chưa
sau đó, làm tương tự PMOS nhưng ngược lại
xong NMOS và PMOS, lột bỏ chất cản quang, sử dụng công đoạn đốt ôxy [oxygen ashing]

Silic bị kéo căng
ở node quy trình 90 nanomet, silic bị-kéo-căng được đưa ra: những nguyên tử silic bị kéo xa khỏi vị trí thông thường, thay đổi cấu trúc nguyên tử silic; phần tử mang [carrier] đi nhanh hơn, ít bị tán xạ hơn silic thư giãn [relaxed silicon]
silic bị-kéo-căng đã cải thiện 35% tốc độ, tương đương 25% tiết kiệm điện năng, mà không cần thu nhỏ bóng bán dẫn
với NMOS, mạng tinh thể silic sẽ được "biến dạng kéo" [tensile strain] để tăng hiệu năng: thêm một lớp bịt [capping layer] silic nitride lên trên bóng bán dẫn, tác động lực nén dọc xuống kênh silic, rồi (lực) lan ra
có thể điều chỉnh lực căng, sử dụng tần số vô tuyến: lớp silic nitride gọi là lớp dừng khắc tiếp xúc [contact etch stop layer] CESL cũng đóng vai trò là đế dừng [stop liner] khi khắc [etch] những vùng tiếp xúc
CESL cũng "biến dạng kéo" [tensile strain] cho nên được gọi là T-CESL
với PMOS, mạng tinh thể silic sẽ được "biến dạng nén" [compressive strain] để tăng hiệu năng
Intel tiên phong phương pháp đưa silic-germani vào trong những rãnh ở nguồn và máng trên 2 phía kênh
silic-germani hợp mạng [lattice match] với mạng tinh thể silic, nhưng silic-germani có cấu trúc mạng rộng hơn
khi được lắng đọng, mạng tinh thể silic hợp mạng silic-germani nhưng bị đẩy vào trong

Silic bị-kéo-căng: PMOS
kéo căng PMOS cần 3 bước, về mặt ý tưởng
bước 1: áp những lớp đệm [spacer] vào tường bên của cổng hy sinh, và làm xong "phần mở rộng"
TEOS CVD lắng đọng một lớp silic nitride dày vài nanomet lên khắp bề mặt, sau đó sẽ khắc [etch] bỏ tất cả silic nitride ngoài trừ silic nitride bám vào tường bên của cổng hy sinh; theo cách nói của ngành bán dẫn, khắc [etch] không đẳng hướng, khắc xuống, bấy giờ RIE với khí flor
bước 2: khắc những rãnh vào silic quanh "cổng hy sinh" của PMOS để tạo không gian cho silic-germani
ôxy hoá nhiệt sẽ tăng trưởng một lớp silic đi-ôxit trên cả NMOS lẫn PMOS, silic đi-ôxit đóng vai trò "mặt nạ cứng" bảo vệ NMOS khi làm PMOS
in thạch bản sẽ phủ NMOS và chừa PMOS cho phơi sáng: phủ quay "chất cản quang", đưa wafer vào máy phơi sáng, hiện hình...
sau đó là một lượt RIE không đẳng hướng [anisotropic] khắc vào "mặt nạ cứng", phơi ra nguồn/máng PMOS được làm từ silic đơn-tinh-thể đã bị pha tạp, và phần mái của "cổng hy sinh"
sau đó, chất cản quang sẽ bị lột bỏ, sử dụng phương pháp đốt ôxy plasma [oxygen plasma ashing]; giờ đây, một bước khắc ướt [wet etch] có thể khoan những rãnh quanh cổng
bước 3 là mọc ghép [epitaxy] silic-germani vào khoang rãnh đã khoan
trong tiếng Hy Lạp, epitaxy nghĩa là "bên trên, theo một cách trật tự"
mọc ghép [epitaxy] tăng trưởng một cấu trúc tinh thể, trật tự, bên trên tấm nền
cuối cùng, pha tạp những nguồn và máng của bóng bán dẫn, để chúng có tính dẫn điện: loại bỏ "mặt nạ cứng", sau đó, in thạch bản, để bao phủ NMOS; sau đó, cấy ion bắn những hoá chất bổ sung [dopant] kiểu-P, ví dụ asen và boron, vào nguồn và máng silic-germani để khiến chúng có tính dẫn điện
đốt ôxy plasma lột bỏ chất cản quang, rồi đưa wafer qua bước ủ [anneal] trong một lò nung 1000 độ C để kích hoạt những hoá chất bổ sung [dopant] và sửa chữa những hư hại bởi máy cấy ion gây ra cho cấu trúc tinh thể
bước ủ 1000 độ C này là lý do tại sao "cổng hy sinh" cần thiết, cổng kim loại thực tế sẽ nóng chảy, nhiệt độ nóng chảy của silic đa tinh thể là 1414 độ C cho nên "cổng hy sinh" chịu được

Vùng tiếp xúc Silicua
bóng bán dẫn được nối dây với mạng lưới dây nối trong [interconnect] và những điểm mà dây này nối với bóng bán dẫn sẽ được gọi là "vùng tiếp xúc"
silic bị-pha-tạp và silic đa tinh thể là vật liệu có điện trở cao, làm giảm hiệu năng và tạo nhiệt
thu nhỏ những bóng bán dẫn, dây nối trong [interconnect] và vùng tiếp xúc [contact] cũng thu nhỏ, làm tăng điện trở
dây nối trong [interconnect] rộng dưới 1 micromet, điện trở đã cao đến mức không thể lờ đi; các kỹ sư IC tìm ra giải pháp thập niên 1960 sử dụng những hợp kim platin-silic để cải thiện điện trở ở những vùng tiếp xúc của đi-ốp
thập niên 1980 xưởng đúc [fab] lắng đọng những lớp kim loại, lên trên silic, với nhiệt độ cao, tạo ra một lớp hợp kim silic-kim-loại ở trên nguồn/máng; hợp kim là silicua
mới đầu, việc này thực hiện với phương pháp polycide: lắng đọng những lớp silic đa tinh thể và kim loại, ủ để tạo ra hợp kim, rồi in mẫu hình [pattern] bỏ những phần cần bỏ; in mẫu hình [pattern] là in thạch bản, một công đoạn đắt đỏ

Silicide tự-sắp-hàng
đầu thập niên 1990 các xưởng đúc [fab] đưa ra phương pháp không cần in thạch bản, rẻ hơn, là "tự căn chỉnh" [self aligned]
silicide tự-căn-chỉnh, viết tắt là salicide, nhiều phiên bản, phục vụ nhiều kim loại: titan, nickel, côban
trước tiên là làm sạch wafer, lắng đọng một "mặt nạ cứng" silic đi-ôxit, rồi in thạch bản để phủ bóng bán dẫn, rồi khắc [etch] qua "mặt nạ cứng" để phơi sáng nguồn/máng
sau đó, lắng đọng một trong 3 kim loại: titan, nickel hoặc côban... lên trên wafer, sử dụng phương pháp phún xạ [sputter]
tuỳ vào kim loại, có thể cần một lớp bịt [capping layer] bảo vệ khỏi ôxy hoá: titan không cần lớp bịt, côban cần
trong ngành bán dẫn, silicide titan có một phương pháp tạo hình 2-bước khá nổi tiếng
ở node quy trình 45 nanomet, nickel và côban đã thay thế titan, titan vẫn được sử dụng để trình diễn minh hoạ
sau khi lắng đọng titan, ủ wafer ở 600-700 độ C
bất cứ chỗ nào titan chạm silic, tức là ở bề mặt nguồn và máng, công đoạn ủ sẽ biến nó thành sản phẩm trung gian C49; điện trở C49 quá cao để sử dụng được làm silicide, nhưng C49 đủ bền vững để người ta có thể loại bỏ titan đã-không-phản-ứng với một bể hoá chất có-chọn-lọc khắc ướt [wet etch] axit hydrofloric
phản ứng với bể hoá chất axit hydrofloric này là lý do tại sao 3 kim loại titan, nickel và côban được chọn; bước khắc ướt [wet etch] này giúp silicide không hình thành ở những nơi không mong muốn của bóng bán dẫn, có thể làm hư khả năng dẫn điện
bỏ titan thừa, ủ lần 2 ở 700-900 độ C, kinh nghiệm cho thấy ủ hơn 850 độ C trong thời gian ngắn sẽ hiệu quả nhất; ủ lần 2 này sẽ biến C49 thành vật liệu C54 thành phẩm

Silic bị-kéo-căng: ILD (điện môi liên lớp)
CVD áp một lớp silic nitride dày 5-30 nanomet lên trên NMOS lẫn PMOS
giờ, chuẩn bị những lớp dây-nối-trong [interconnect] kim loại, để được lắng đọng và kết nối những bóng bán dẫn: bắt đầu là lắng đọng một ILD [interlayer dielectric]
điện môi liên lớp ILD cách điện và tách biệt thiết bị và những lớp kim loại
LPCVD hoặc phương pháp tương tự, sẽ lắng đọng silic đi-ôxit dày vài trăm nanomet
cuối cùng, làm phẳng [planarize] với phương pháp đánh bóng hoá cơ [chemical mechanical polish] mài bề mặt, đến khi "cổng hy sinh" lộ ra

Cổng kim loại
"cổng hy sinh" silic đa tinh thể đã bị phơi ra, có thể loại bỏ đơn giản bằng cách "khắc ướt" [wet etch]
thay vì axit, lần này sử dụng kiềm tetramethylammonium hydroxide cùng với xử lý siêu thanh [ultrasonic treatment] tẩy bỏ đến mảnh "cổng hy sinh" cuối cùng
ở đây, "cổng kim loại" làm từ nhôm, nhưng trước tiên, cần lắng đọng một lớp kim loại chức-năng-công-việc [work-function metal]
kim loại chức-năng-công-việc giúp tinh chỉnh ngưỡng điện áp của những bóng bán dẫn PMOS và NMOS: một ngưỡng thấp sẽ bật/tắt nhanh hơn, nhưng hao điện hơn vì bị rò rỉ; ngưỡng cao sẽ bật/tắt chậm, nhưng tiết kiệm điện
ở node quy trình 45 nanomet, bóng bán dẫn PMOS và NMOS sử dụng những kim loại chức-năng-công-việc khác nhau, cần áp theo một trình tự cụ thể để có hiệu ứng mong muốn
trước tiên, thêm một lớp kim loại chức-năng-công-việc PMOS, thường là titan nitride, lên cả NMOS và PMOS
rồi in thạch bản, để bao phủ PMOS, và loại bỏ titan nitride khỏi vùng NMOS
sau khi loại bỏ chất cản quang, thêm kim loại chức-năng-công-việc NMOS, thường là nhôm nitride, lên cả NMOS và PMOS
cuối năm 2007 dòng công việc này đã phục vụ kiến trúc vi xử lý 45 nanomet Penryn của Intel
năm 2008 Intel chỉnh sửa lại (không nói đến ở đây) cho dòng vi xử lý thế hệ 2 Hằng-số-điện-môi-Cao Cổng-kim-loại-được-làm-cuối-cùng
Intel sử dụng nhôm ở bước lắng đọng cổng kim loại này, một hình thức CVD nào đó; có những phiên bản node quy trình đã sử dụng vonfram
rồi CMP [chemical mechanical polish] đánh bóng những nhôm dư thừa và hoàn thiện cổng kim loại, chỉ còn phần việc chế tạo những chỗ cắm [plug] và dây nối trong [interconnect] đồng

Chỗ cắm
chỗ cắm [plug] là những "pin" dọc xuống những vùng tiếp xúc, kết nối bóng bán dẫn với những lớp dây-nối-trong [interconnect] kim loại
bắt đầu với 2 lớp: một là silic đi-ôxit được lắng đọng nhờ CVD, phục vụ là lớp dừng [stopping layer] ngăn một công đoạn khắc [etch] sau này đi quá xa
hai là lắng đọng silic đi-ôxit nữa, phục vụ là điện môi liên lớp và cách điện những cổng kim loại, khỏi những vùng tiếp xúc ở nguồn và máng
chạy một bước in thạch bản, để xác định vị trí những vùng tiếp xúc
rồi sẽ khắc [etch] xuống, qua những lớp silic đi-ôxit và silic nitride, sử dụng RIE với khí tri-fluoro methan
plug được làm bằng vonfram, nhưng trước tiên, CVD áp một lớp titan nitride lên bề mặt và phần lộ ra của vùng tiếp xúc [contact's opening]
lớp titan nitride đóng vai trò một lớp dính [glue layer] giữ vonfram bên trong plug và ngăn vonfram khỏi khuếch tán vào silic
áp xong titan nitride, CVD vonfram hexa-fluoride lắng đọng vonfram lên toàn bộ bề mặt; Spectroscopy Ellipsometry đo lường tiến triển trên những màng vonfram, nhưng phải sử dụng kính hiển vi điện tử [electron microscope] để nhìn vào plug, tức là phải làm bên ngoài dây chuyền sản xuất
áp xong vonfram, CMP đánh bóng xuống đến lớp ILD (điện môi liên lớp)

Dây nối trong
thập niên 1990 ở node quy trình 130 nanomet, IBM lần đầu tiên sử dụng vật liệu đồng làm dây-nối-trong thay thế nhôm, vì dây nhôm đã quá nhỏ và điện trở quá cao để gửi tín hiệu ở tốc độ cao
trước đó, dây-nối-trong nhôm được sản xuất theo một quá trình loại bỏ [subtractive manner]: lắng đọng một lớp nhôm phủ [blanket], in thạch bản những dây, khắc khô [dry etch] phần thừa
đồng sẽ khuếch tán ra chỗ khác, cho nên IBM đổi sang quá trình thêm [additive], lấy ý tưởng từ cách sản xuất bo mạch chủ đắt tiền

Damascene
phương pháp Damascene lắng đọng một lớp ILD [interlayer dielectric] nhờ sử dụng CVD tăng-cường-plasma
vật liệu khác với ILD silic đi-ôxit ở cấp độ bóng bán dẫn, đây là vật liệu điện môi hằng-số-điện-môi-thấp, hằng số điện môi thấp hơn silic đi-ôxit để giảm vấn đề điện dung
thuở đầu, lựa chọn phổ biến là kính silic FSG [silicon glass] pha fluorine, căn bản là silic đi-ôxit pha flor; sau này đã đổi sang ôxit pha-cácbon hoặc cacborundum (cácbua silic) xốp [porous silicon oxycarbine]
lắng đọng ILD xong, wafer gửi đến gian in thạch bản của xưởng đúc [fab] để in mẫu hình [pattern] mạng lưới dây-nối-trong vào lớp ILD
rồi etch lớp điện môi, sử dụng RIE, chừa lại một mạng lưới những rãnh sâu
chất cản quang được lột bỏ, sử dụng phương pháp đốt ôxy plasma [oxygen plasma ashing]
sau đó, lót những rãnh sâu bằng một lớp rào khuếch tán đồng [copper diffusion barrier] được làm từ tantal, cùng với một lớp đồng "giống" [a seed layer of copper]
lớp đồng "giống" này là nền tảng cho kỹ thuật mạ đồng điện phân
mạ đồng điện phân là kỹ thuật đã nổi tiếng từ lâu, bí quyết của IBM là: với những điều kiện thích hợp, sẽ xảy ra hiện tượng mà IBM gọi là "siêu lấp" [superfill]
với "siêu lấp", đồng sẽ lấp những rãnh dây-nối-trong từ dưới lên, mà không có lỗ trống [void] hay khuyết tật như xảy ra ở những phương pháp CVD (lắng đọng hơi hoá) và PVD (lắng đọng hơi vật lý)
kỹ thuật "mạ đồng điện phân" bao phủ đồng lên khắp bề mặt, CMP mài phần đồng thừa, chừa lại một lớp kim loại những rãnh dây-nối-trong đã lấp đầy đồng
những bước tiếp theo là thêm những lớp kim loại được đặt chồng lên trên, được làm bằng cách lắng đọng một lớp ILD, in thạch bản, khắc [etch] không đẳng hướng [anisotropic], thêm dây-nối-trong đồng

Intel
đôi khi, một node quy trình tiên tiến hơn đã cần xáo trộn các bước trong dòng chảy công việc
ví dụ node quy trình 130 nanomet của Intel tạo hình giếng, trước bước STI [shallow trench isolation]
ngoài ra thì, có vẻ như một node tiên tiến hơn sẽ cải thiện bằng cách thắt chặt những dung sai [tolerance] trong các bước, thay vì thay đổi những bước ấy

song đề bán dẫn - cổng trước và cổng sau

Bóng bán dẫn hiệu ứng trường ôxit kim loại
nguồn và máng là những khối silic được pha tạp với những nguyên tố khác để cho đi hoặc nhận thêm những điện tử [electron]
nếu kích hoạt cổng với điện áp đủ lớn, cổng sẽ tạo ra một điện trường, sẽ hút electron hoặc lỗ trống lên từ chất bán dẫn, do đó tạo ra một lớp dẫn điện giữa nguồn và máng - gọi là kênh
bên trên kênh là một màng ôxit mỏng, gọi là chất điện môi cực cổng, hoặc ôxit cổng - tạo một điện trường sẽ mở cổng - rất mỏng, so với phần còn lại của bóng bán dẫn, thường chỉ dày 5 - 50 nanomet

Cổng sau
thập niên 1960 cổng đã được làm từ kim loại nhôm, và ôxit cổng là silic đi-ôxit, gọi là bóng bán dẫn ôxit kim loại [MOS metal oxide semiconductor]
cổng kim loại nhôm, để sản xuất nguồn và máng, phải nung nóng wafer lên đến 1000 độ C - gọi là tiến trình khuếch tán - vì nhiệt độ nóng chảy của nhôm là 660 độ C, nguồn và máng sẽ cần được khuếch tán vào trước khi sản xuất cổng, tức là cổng được sản xuất sau
các nhà sản xuất đã phải gióng chiếc cổng nhôm này sao cho nó nằm ngay bên trên chiếc kênh kích thước micromet, dễ lỗi - lỗi sẽ khiến bóng bán dẫn MOS bị đoản mạch hoặc hao phí điện năng

Cổng trước
Fairchild, Intel và các hãng bán dẫn khác đã thay thế nhôm bằng silic đa tinh thể bị-pha-tạp-mạnh [heavily-doped polysilicon]
công nghệ cổng silic đa tinh thể tự gióng đã giúp bóng bán dẫn MOS thành công
trong 40 năm, cổng silic đa tinh thể và tiến trình sản xuất cổng trước đã trở thành công nghệ lõi chính thống của việc sản xuất linh kiện bán dẫn

Thu nhỏ bóng bán dẫn
thiết bị MOSFET đầu tiên đã lớn 20 micromet, có ôxit cổng đã dày 100-150 nanomet
thập niên 1990 đầu 2000 đo lường bề dày của ôxit cổng, tham số "bề dày ôxit tương đương" [EOT equivalent oxide thickness] được cải thiện tích cực nhất, công lớn nhờ tiến bộ của công nghệ in thạch bản
năm 2001 nút tiến trình 0.13 micromet có kênh chỉ dài 70 nanomet và ôxit cổng chỉ dày 20-25 nanomet

Những hiệu ứng kênh ngắn
những điện trường, gây ra bởi nguồn và máng, đã xâm lấn lên điện trường gây ra bởi cổng; làm suy yếu tầm ảnh hưởng và sức điều khiển của cổng lên kênh
điện tử [electron] có thể nhảy qua cổng, gây ra rò rỉ điện - tức là những dòng điện không mong muốn đã chảy qua kênh, gây lãng phí điện năng
năm 2002 Intel công bố bổ sung silic bị-biến-dạng [strained] vào kênh
silic bị-biến-dạng sẽ có mạng lưới của cấu trúc tinh thể silic bị kéo dãn, dài ra so với khoảng cách bình thường; thập niên 1950 người ta đã biết rằng điện tử và lỗ trống sẽ đi qua silic bị-biến-dạng nhanh hơn silic thường
đầu năm 2004 dự kiến nút tiến trình 90 nanomet, kênh MOSFET sẽ rút ngắn còn 45-50 nanomet và cổng sẽ dày 1 nanomet
IBM và ngành linh kiện bán dẫn đã phát triển silic bị-biến-dạng trong nhiều năm, dự kiến trình làng cho nút tiến trình 65 nanomet

Intel và silic bị-biến-dạng
Intel trình làng một bóng bán dẫn ôxit kim loại bù [CMOS complementary metal oxide semiconductor] bao gồm một cặp p-MOS và n-MOS
để áp dụng silic bị-biến-dạng, với p-MOS, Intel khắc [etch] một rãnh gần cổng và lấp đầy rãnh bằng germani, sử dụng phương pháp mọc ghép [epitaxy] lắng đọng bể hoá học [CBD chemical bath deposition]
tinh thể germani có kích thước mạng lưới dài hơn một chút so với tinh thể silic, cho nên tuỳ theo cách thức pha tạp germani và silic mà có thể điều chỉnh được chiều dài cạnh của mạng lưới tinh thể
lắng đọng một lớp silic-germani gây-biến-dạng lên trên silic sẽ tạo ra một ghép-đôi-không-khớp mạng lưới [lattice mismatch], vết ghép-đôi-không-khớp này sẽ ép miếng silic lân cận theo một hướng nhất định
để áp dụng silic-bị-biến-dạng, với n-MOS, Intel thêm một lớp silic nitride lên trên toàn bộ bóng bán dẫn, tạo ra sức kéo [tension] làm biến dạng silic ở kênh; sức kéo này có hướng ngược lại so với p-MOS
với p-MOS, ghép-đôi-không-khớp mạng lưới silic-germani và mạng lưới silic sẽ ép [compress] hay bóp [squeeze] vào; với n-MOS, lớp silic nitride bên trên sẽ kéo-ra [pull-out]
Intel công bố rằng công nghệ silic bị-biến-dạng sẽ dễ chèn vào dòng tiến trình, chỉ tốn kém 2% chi phí wafer; nhưng bấy giờ Intel cũng trình làng chất điện môi có hằng số điện môi K thấp, liên quan đến dây-dẫn-trong
cho nên nút 90 nanomet đã chậm đẩy mạnh sản lượng, sản phẩm Pentium 4 Prescott bị trì hoãn vài tháng; chip trình làng đã không cho thấy tăng hiệu năng lớn, và chịu những vấn đề nhiệt độ; các quan sát viên đã quy kết vấn đề cho thiết kế tham vọng của chip, chứ không phải do nút tiến trình

Nút 45 nanomet
thập niên 2000 bùng nổ di động đã gây ra nhu cầu bóng bán dẫn dẫn tiết kiệm điện năng, đòi hỏi Intel và ngành linh kiện bán dẫn phải sửa chữa vấn đề rò rỉ điện năng
độ hiệu quả của cổng bán dẫn phẳng sẽ tuỳ thuộc vào điện dung, tính theo công thức C = E * K * diện-tích / t
trong đó K là hằng số điện môi [dielectric constant], t là bề dày [thickness] của ôxit cổng
diện-tích là diện tích bề mặt của cổng, E là hằng số điện môi [pertivity] của không gian tự do
hiện nay, bề dày của ôxit cổng đã chỉ còn 1.2 nanomet tức bằng chiều rộng của 11 nguyên tử hydro
ở mạch tích hợp, vật liệu có hằng số điện môi thấp sẽ dùng làm chất cách điện cho dây-dẫn-trong [interconnect], ngăn điện trường của dây dẫn này giao thoa với dây dẫn gần đấy
nút 13 nanomet trình làng nitơ vào silic đi-ôxit, tạo ra silic oxi nitride; hiệu qủa nhưng chỉ là một bước nhỏ, thận trọng

Đồng
thập niên 2000 ngành linh kiện bán dẫn đã lùng sục vật liệu thay thế silic đi-ôxit, Intel thử nghiệm nhiều ôxit cổng có hằng số điện môi cao: titani đi-ôxit, hafni (IV) silicate, zircon (IV) silicate
các hãng đã phát triển những bánh kẹp những vật liệu, nạp điện để đo giá trị hằng số điện môi K; một ứng viên triển vọng là hafni ôxit có hằng số điện môi 20-25 và cũng ổn định ở nhiệt độ cao và không phản ứng tiêu cực với nền silic
Intel phát hiện rằng nếu lắng đọng hafni ôxit vừa khớp, nó sẽ hoạt động làm ôxit cổng; độ chính xác lắng đọng này được thực hiện ở một lớp nguyên tử, có thể đạt được nếu sử dụng công nghệ mới được thương mại hoá là "lắng đọng lớp nguyên tử" [ALD atomic layer deposition]
nhược điểm là không thể cứ thế thay silic đi-ôxit hiện sử dụng bằng hafni ôxit; vì ở nhiệt độ cao, hafni ôxit phản ứng với cổng silic đa tinh thể

Cổng trước?
các công ty đã đưa ra nhiều cách khắc phục, hai cách đã nổi lên: một là chèn một lớp titani nitride mỏng, lên trên hafni ôxit là ôxit cổng; sau đó, đặt cổng silic đa tinh thể, lên trên; sau đó, một lớp hợp chất silicide để giảm điện trở tiếp xúc; xong, tiếp tục làm nguồn và máng, sử dụng nhiệt độ 1000 độ C để kích hoạt việc pha tạp
cấu trúc silic đa tinh thể chèn kim loại [MIPS metal inserted poly silicon] này còn gọi là lựa chọn tích hợp cổng trước [gate first integration option]
ý tưởng đằng sau "cổng trước" đến từ SEMATECH và liên minh nghiên cứu IBM, Chartered Semiconductor Manufacturing, Samsung và những hãng khác

Cổng sau?
hai là trước tiên sử dụng phương pháp ALD để lắng đọng một lớp hafni ôxit dày cỡ nanomet, là ôxit cổng; sau đó, làm một cổng silic đa tinh thể và sử dụng cổng silic đa tinh thể ấy để gióng và sản xuất nguồn và máng
sau đó, phá huỷ cổng - loại bỏ một phần hoặc toàn bộ vật liệu của cổng - và tái thiết cổng bằng cách lắng đọng kim loại, ví dụ nhôm, vào những hố
những công thức khác nhau sẽ cần được thực hiện cho những bóng bán dẫn n-MOS và p-MOS của bóng bán dẫn ôxit kim loại bù
năm 2009 Intel sản xuất một thế hệ hai, tái lắng đọng lớp ôxit cổng có hằng số điện môi cao một lần nữa; Intel gọi đây là cổng-có-hằng-số-điện-môi-cao sau [gate last high-K last]

Song đề
khác biệt chính giữa hai cách trên là liệu ta có muốn giữ lại chiếc cổng silic đa tinh thể ban đầu: người ủng hộ "cổng trước" cho rằng phương pháp này đơn giản hơn và hầu hết giữ lại dòng công việc cũ, chỉ giống như nút 130 nanomet thêm nitơ vào cổng silic đi-ôxit
cách "cổng sau" của Intel sẽ tăng chi phí lên 4% vì thêm vào nhiều bước tiến trình mới: ví dụ sử dụng "đánh bóng hoá cơ" [CMP chemical mechanical polish] căn bản là một máy mài sẽ mài cổng xuống; bước này sẽ cần thêm nhiều kiểm tra quy định thiết kế [design rule checks] mới, và bị giảm mật độ đi 10%
"cổng trước" gặp rủi ro là những bước nhiệt độ cao - để sản xuất nguồn và máng - sẽ làm hư hại tính nguyên vẹn dài-hạn của cổng

Intel
năm 2006 Intel báo cáo rằng hãng hi vọng sử dụng EUV cho nút 32 nanomet
nửa cuối năm 2007 hai xưởng đúc ở Oregon và Chandler, bang Arizona bắt đầu sản xuất hàng loạt chip Penryn ở nút 45 nanomet, tiên phong ngành trong ứng dụng vật liệu có hằng số điện môi cao, và trở thành những tiến trình có lợi suất cao nhất của hãng
nhưng Intel làm vật liệu mới cũng đã trì hoãn hãng trình làng những công cụ in thạch bản nhúng 193 nanomet; Intel tiếp tục phương pháp in thạch bản khô, cho đến trước nút 32 nanomet
đồng sáng lập Gordon Moore ca ngợi nút 45 nanomet mới là "thay đổi lớn nhất" của công nghệ bóng bán dẫn, kể từ cuối thập niên 1960 trình làng bóng bán dẫn MOS cổng silic đa tinh thể

TSMC
với nút 45 nanomet của TSMC, hãng tập trung vào tích hợp công nghệ in thạch bản nhúng 193 nanomet, tức 193i; cho nên thay vì vật liệu có hằng số điện môi cao, TSMC sử dụng ôxit ba cổng [triple gate oxide]
năm 2009 TSMC đặt tên lại [re-label] nút tiến trình là 40 nanomet, có lẽ vì SMIC vừa công bố nút 45 nanomet thứ hai
vật liệu có hằng số điện môi cao của Intel là mối đe doạ cạnh tranh cho liên minh nghiên cứu IBM với Samsung, Chartered Semiconductor Manufacturing, SD Micro
tháng 4 năm 2008 các đối tác của liên minh nghiên cứu IBM đã công bố rằng tiến trình cổng kim loại có hằng số điện môi cao, với "cổng trước", sẽ được kèm vào nút 32 nanomet; và họ cũng bắt đầu mở công nghệ ấy cho các khách hàng thiết kế - công bố đưa ra chỉ một tuần trước khi diễn ra hội thảo công nghệ TSMC
ở hội nghị, giám đốc Rick Tsai công bố TSMC sẽ đưa những cổng kim loại có hằng số điện môi cao vào phiên bản hiệu năng cao của nút 32 nanomet của hãng, sử dụng phương pháp "cổng trước"

Vấn đề
Intel không chậm trễ khi bán ra những nút tiến trình cổng kim loại có hằng số điện môi cao, thậm chí đã đồng thời tiên phong trình làng thế hệ hai của "cổng sau" là cổng-có-hằng-số-điện-môi-cao sau [gate last high-K last]
quý 1 năm 2009 sau khi Intel đã mở bán suôn sẻ chip mang vi kiến trúc Penryn và sau đó là Nehalem, TSMC mới nháo nhào đẩy mạnh sản lượng nút 40 nanomet, muộn mất một năm
Nvidia sản xuất loạt GeForce 100 trên nút tiến trình này, nút tiến trình gặp khó khăn đã khiến loạt card Nvidia bị trễ
sau rốt TSMC cũng xoay xở khắc phục, sau khi Rick Tsai bị sa thải; và 40 nanomet trở thành một nút tiến trình "lõi"
đầu năm 2012 nút 40 nanomet chiếm 32% doanh thu TSMC
năm 2023 nút 40 nanomet vẫn mang lại 3-4% doanh thu TSMC, chỉ mặt hàng kinh doanh này đã gấp đôi quy mô của Tower Semiconductor
nút 32 nanomet kế nhiệm đã không đủ lợi suất [yield] nên TSMC huỷ hoàn toàn nút 32 nanomet và hướng tập trung vào nút n28, vận hành cả "cổng trước" và "cổng sau" song song ở nút n28
tháng 2 năm 2010 TSMC công bố lựa chọn "cổng sau"
phó chủ tịch cấp cao [SVP senior vice president] Chiang Shang-yi, trở lại TSMC sau khi Morris Chang nhận lại chức giám đốc điều hành, sau này giải thích rằng bất chấp tính phức tạp tiến trình bổ sung, "cổng sau" vẫn tốt hơn; cho phép hãng sử dụng những kim loại khác nhau cho n-MOS và p-MOS, vì thế hãng có thể điều chỉnh những mức điện áp ngưỡng của cả hai bóng bán dẫn, tăng thêm linh hoạt thiết kế cho khách hàng
chủ tịch Morris Chang sau này bổ sung: "tôi tin rằng những người ủng hộ 'cổng trước' sẽ đổi phe sang 'cổng sau' ở nút 22 nanomet... tôi không chê bai họ, nhưng tôi nghĩ họ sẽ đổi ý. Trừ khi họ có thể tìm ra cách đổi mới sáng tạo để điều chỉnh điện áp ngưỡng mà không quá tốn kém, họ sẽ phải đổi ý"

Cổng trước' thất bại
sau thời gian không trình làng được chip mới, lý lẽ ủng hộ 'cổng trước' hơn 'cổng sau' đã ngày càng lỗi thời; ví dụ những kiểm tra quy tắc thiết kế [design rule checks] cần cho bước CMP thì đằng nào cũng phải được thực hiện ở những nút tiến trình mới, vì những hạn chế của in thạch bản
năm 2010 Samsung nhảy vào mảng kinh doanh xưởng đúc [foundry] logic, tích cực gây dựng công suất sản xuất và săn đón khách hàng
Samsung sớm ứng dụng "cổng trước" cho nút 32 nanomet và 28 nanomet của hãng, nhưng âm thầm tách-ra một đội ngũ nghiên cứu phát triển "cổng sau" cho nút 22 nanomet
nghi ngờ đã dấy lên khi IBM và Global Foundries công khai hậu thuẫn "cổng sau", và khi các nhà phân tích tài chính bắt đầu báo cáo những tin đồn về vấn đề kỹ thuật, Samsung tranh cãi và đã đặt cược tín nhiệm của công ty khi làm thế
năm 2011 Samsung chịu thua, và chuyển hoàn toàn sang "cổng sau" ở những nút 20 nanomet của hãng
năm 2012 TSMC mở bán và đẩy mạnh sản lượng nút 28 nanomet một cách suôn sẻ, nhờ thế có được một năm tài chính thành công kỷ lục
nút 28 nanomet đã sử dụng hết sách vở: cổng kim loại có hằng số điện môi cao, silic bị-biến-dạng thế hệ 4, in thạch bản nhúng 193 nanomet, dây-dẫn-trong đồng với vật liệu có hằng số điện môi thấp; có thể coi n28 là đỉnh cao của công nghệ bóng bán dẫn phẳng, và tiếp tục là nút tiến trình thành công nhất của TSMC

Kết
năm 2011 Intel công bố động thái lịch sử là chuyển sang bóng bán dẫn hiệu ứng trường vây [FinFET] trong khi IBM và các hãng bán dẫn khác đang đẩy mạnh sản lượng cổng kim loại có hằng số điện môi cao

thị trường nhị quyền bán phần mềm thiết kế linh kiện bán dẫn - Cadence và Synopsys

hiện tại Synopsys có giá trị vốn hoá 85 tỷ đôla, còn Cadence có giá trị vốn hoá 78 tỷ đôla

Tự động hoá thiết kế điện tử
ngôn ngữ thiết kế "mức chuyển giao thanh ghi" [RTL register transfer level] sẽ có, một là ngôn ngữ mô tả phần cứng cho vi mạch tích hợp tốc độ cao [VHDL very high speed integrated circuit hardware description language] hoặc ngôn ngữ mô tả phần cứng Verilog
những công cụ tổng hợp tự động và một thư viện ô [cell] tiêu chuẩn sẽ biến 'mức chuyển giao thanh ghi' thành tệp netlist những cổng; sau đó, những công cụ thiết kế vật lý sẽ được sử dụng để bố trí những cổng netlist lên trên mạch, cũng như nối dây kết nối chúng; sau đó, ta sử dụng những công cụ mô phỏng và kiểm định [verify] để đảm bảo rằng thiết kế không vi phạm bất cứ quy tắc thiết kế nào đưa ra bởi xưởng đúc [foundry] như TSMC hay GlobalFoundries
cuối cùng, gửi một tệp tạo tác OASIS hoặc GDSII đến cho xưởng đúc; chip thành phẩm sẽ trình làng 4-6 tháng sau

Thế hệ đầu
thập niên 1960 và 1970 xuất hiện những công ty EDA đầu tiên như Applicon, Calma và ComputerVision
thập niên 1960 Calma khởi nghiệp và trình làng sản phẩm dizitizer là biểu đồ tuần-tự [analog] được-kỹ-thuật-số-hoá hiệu năng của giếng dầu khí theo thời gian; dữ liệu ấy sẽ được đưa vào những gói phân tích
tiến sĩ toán Joe Sukonick vào làm cho Calma, công ty sản xuất ra hệ thống thiết kế đồ hoạ [GDS graphical design system] có một thiết bị đầu cuối [terminal] hiển thị cho người dùng xem và biên tập
đầu thập niên 1970 người ta bắt đầu vẽ thiết kế - tức là một tập hợp những mạch - ra giấy, sau đó đưa thiết kế giấy ấy đến một phim ảnh đỏ, gọi là màng rubylith, bằng cách cắt nó theo đúng nghĩa đen; sau đó, thu nhỏ hình ảnh thiết kế thành kích thước thực tế của IC bằng một máy quay [camera]
đầu thập niên 1970 Calma bán hệ thống GDS cho Intel và những công ty chế tạo linh kiện bán dẫn khác
GDS và những hệ thống bấy giờ đã tiền tệ hoá những chương trình thiết kế có sự hỗ trợ của máy tính [CAD computer aided design] bằng cách bán lại những máy trạm được-tuỳ-chỉnh đặc biệt, theo ghế [seat] với mức giá cao

General Electric
năm 1978 United Telecommunications mua lại Calma, công ty là tiền thân của Sprint hay còn gọi là T-Mobile US
năm 1980 United Telecommunications bán lại Calma cho GE với giá 100 triệu đôla
GE ý định đặt Calma với những công ty làm-CAD khác mới được mua lại, để tạo nên 'nhà máy của tương lai' với dự đoán rằng máy tính sẽ cách mạng hoá cách thức người ta thiết kế vật phẩm
thương vụ sáp nhập đã không xuôi chèo mát mái; GE là tập đoàn lớn trong một ngành công nghiệp ổn định với niềm tin bị thổi phồng vào phong cách quản trị của mình, không hề giống những công ty khởi nghiệp ở thung lung Silicon; nhân tài bắt đầu bỏ đi

Thế hệ hai
thập niên 1980 chính phủ và các công ty lớn đã đầu tư và khám phá những thuật toán và công cụ mới để sản xuất những netlist và bố trí mạch; số lượng mạch trên những IC bắt đầu vượt trội hơn trên những bo mạch chủ, khiến chuyển hướng tập trung của phần mềm CAD
làn sóng thứ hai những công ty CAD đã nổi lên, Daisy Systems, Valid Logic và Mentor Graphics là những cái tên nổi bật nhất, bên cạnh đâu đó 90 công ty khởi nghiệp khác
hầu hết các công ty đã tiền tệ hoá sản phẩm phần mềm với những máy trạm đặt-làm-riêng
cuối thập niên 1980 ràng buộc giữa phần cứng và phần mềm đã trở thành gánh nặng, khi Sun Microsystems và Silicon Graphics trình làng những máy trạm Unix mạnh mẽ với giá phải chăng
Calma, Applicon, Daisy và những công ty EDA đã không dễ tách-nhóm [unbundle] phần mềm khỏi phần cứng; ví dụ Applicon viết phần mềm hoàn toàn bằng Hợp ngữ [assembly] DEC
chỉ những công ty đã tách-nhóm được phần mềm khỏi sản phẩm phần cứng đem chào bán, ví dụ Mentor đã làm được, hoặc bắt đầu lại hoàn toàn chỉ bán phần mềm

ECAD
năm 1982 cựu kỹ sư IC Glen Antle từ Texas Instruments và Data General, cùng hai người nhập cư Đài Loan Paul Huang và Ping Chao đã đồng sáng lập ECAD
Paul Huang và Ping Chao từng làm ở National Semiconductor, sản xuất phần mềm để thực hiện một kiểu kiểm định vật lý cụ thể là "bố cục, so với sơ đồ" [LVS layout versus schematic] kiểm tra bố cục của IC xem có đúng với sơ đồ mạch hay không - đây là một phần của danh mục Quy tắc thiết kế [DRC design rule checking] thực hiện với một thiết kế trước khi gửi nó đến xưởng đúc
Glen Antle tuyển dụng Huang và Chao cho công ty máy tính nhỏ Systems Engineering Labs [SEL] ở Sunnyvale, làm cho một nhóm thiết kế chipset
nhóm đã sử dụng những máy tính nhỏ SEL để thiết kế chip, nên hai người Đài Loan đã viết một gói phần mềm LVS cho nó; máy tính SEL thiếu những nguồn lực như bộ nhớ ảo [virtual] đã buộc hai người phải viết gói LVS hiệu quả và nhanh; và vì LVS chỉ là một phần của một bộ phần mềm DRC, hai người đã phải viết những phần đó nữa
hai người đặt tên bộ phần mềm Dracula [DRC design rule checking] và sau đó SEL dừng nhóm thiết kế chipset
năm 1983 Antle, Huang và Chao mua những quyền cho Dracula từ công ty cũ, và khởi nghiệp ECAD
Dracula sớm nổi bật so với những sản phẩm khác cùng lĩnh vực, chạy được trên nhiều kiểu phần cứng, trong đó có những máy trạm Unix; khách hàng ưa chuộng vì khả năng tương thích này giúp khách hàng nhanh chóng nâng cấp những thiết bị [rig] của mình
nhờ Huang và Chao, Dracula cũng nhanh và hiệu quả; kiểm định luôn là thử thách lớn cho thiết kế chip, càng nhiều mạch càng khó kiểm định
phần mềm DRC nhanh, hiệu quả, lại có thể viết-lại [port] sang phần cứng mới hơn, đã giành được lợi thế trên thị trường; đó là thứ Dracula mang lại

SDA
kỹ sư Jim Solomon là nhân viên cũ của National Semiconductor, đã sáng lập Solomon Design Automation [SDA]
Solomon là nhà thiết kế chip analog, bấy giờ tập trung vào lập trình, viết những mô hình máy tính để kiểm tra những thiết kế mạch analog
sau khi đối thoại với nhiều giáo sư Berkeley, Solomon bắt đầu vận động National Semiconductor đầu tư vào tự động hoá thiết kế
giám đốc điều hành Charlie Sporck của National Semiconductor không muốn, nhưng khuyến khích Solomon tự khởi nghiệp, thậm chí đã tài trợ hạt giống; những khách hàng như GE, Harris và Ericsson cũng giúp
SDA vất vả nhiều năm trước khi chào bán được một sản phẩm, nhưng mọi người kiên nhẫn với công ty nhờ nỗ lực kiên định của SDA và hai điều nữa: một là SDA chỉ làm phần mềm, quyết định bị ảnh hưởng bởi sự đắm chìm trong cộng đồng phần mềm Berkeley với sự nổi lên của Unix và ngôn ngữ lập trình C
khả năng viết-lại của SDA đã nổi bật so với những nhà cung cấp CAD bán giải pháp tăng-tốc-phần-cứng [hardware accelebrated]
hai là sản phẩm của SDA tiện; ý tưởng có một kiến trúc 'khung' thiết kế, cho phép các nhà thiết kế chip móc nối những công cụ phần mềm, từ các nhà cung cấp khác, vào trong một giao diện và cơ sở dữ liệu; sau đó có thế sử dụng phần mềm SDA để bố trí mạch và nối dây

Synopsys
thương vụ GE mua lại Calma không suôn sẻ, bị cạnh tranh bởi linh kiện bán dẫn Nhật Bản và những máy trạm của Sun
năm 1985 là năm tồi tệ nhất ngành linh kiện bán dẫn, GE và giám đốc điều hành Jack Welch quyết định rút lui, tức là sẽ sa thải lớn
nhân viên Art De Geus người Hà Lan và các đồng sự đã phát triển công cụ tự động hoá SOCRATES giúp tổng hợp một số kiểu mạch nhất định; nhập một chức năng logic cấp cao, và chỉ mất 20 phút sau, công cụ SOCRATES trả lại một netlist
De Geus tìm đến ban quản trị GE xin tách-ra [spin off] một start-up và được GE đồng ý, kèm thêm tài trợ hạt giống; De Geus gọi vốn phần còn lại của 4.7 triệu đôla quỹ vốn ban đầu, từ các công ty khác trong ngành và các quỹ đầu tư mạo hiểm
năm 1986 De Geus khởi nghiệp Optimal Solutions ở Bắc Carolina
năm 1987 Optimal Solutions dời đến Mountain View và đổi tên thành Synopsys viết tắt cho những hệ thống tổng hợp và tối ưu [synthesis và optimization systems]
ứng dụng sát thủ của Synopsys là tổng hợp logic, cho phép nhà thiết kế sẽ thiết kế mạch, chỉ cần viết ra một trừu tượng cấp-cao của cái mà những mạch đó được mong đợi sẽ thực hiện
năm 1987 Synopsys là công ty đầu tiên thương mại hoá 'tổng hợp logic' với việc trình làng SOCRATES
De Geus đã có chuyến thăm nổi tiếng đến Sun Microsystems và đồng sáng lập Andy Bechtolsheim, họ ở cùng một phức hợp văn phòng; Sun chạy một phiên bản trình diễn thử [demo] so sánh thiết kế mạch của phần mềm, với của con người; kết quả cho thấy phần mềm có thể tạo ra thiết kế nhỏ hơn 30% và nhanh hơn 30%, và làm được chỉ trong vài phút
Sun trở thành một trong những khách sộp đầu tiên của Synopsys, nhờ đó giúp tài trợ tiến bộ công nghệ
De Geus đã nói rằng Synopsys đã giúp biến 'thiết kế có máy tính hỗ trợ' [CAD] trở thành "tự động hoá thiết kế điện tử" [EDA]

Cadence
từ lâu, sáng lập và giám đốc của ECAD và SDA biết nhau, cùng làm ở National Semiconductor; sản phẩm của họ cũng bổ sung [complement] lẫn nhau, thực ra có thể bắt đầu chỉ là một công ty; nhưng Paul Huang đã xong Dracula và muốn chào bán, khi sản phẩm của SDA chưa xong
tháng 6 năm 1987 ECAD đạt doanh thu 23 triệu đôla và lợi nhuận 3.2 triệu đôla và tổ chức phát hành lần đầu ra công chúng [IPO initial public offering] suôn sẻ và gọi được 11 triệu đôla vốn
thứ hai ngày 19 tháng 10 năm 1987 SDA bấy giờ doanh thu 18 triệu đôla và cũng tổ chức IPO nhưng trúng ngày thứ hai đen tối, khi thị trường chứng khoán toàn cầu giảm điểm sốc trong lịch sử, khi chứng kiến chỉ số Dow Jones giảm 22.61%, tương đương 508 điểm xuống 1738.74; chỉ số S&P 500 giảm 20.4%, xuống 57.64 điểm xuống 225.06; hai năm sau, chỉ số Dow Jones mới lấy lại được khoản lỗ này
tháng 12 năm 1987 những chủ ngân hàng của ECAD tìm đến SDA đề nghị sáp nhập, giá cổ phiếu ECAD lúc IPO ở mức 10-12 đôla đã sập xuống còn 3 đôla; đây là cơ hội cho SDA phát hành ra công chúng và củng cố ECAD để cạnh tranh; hai công ty cũng càng lúc càng lấn sang sản phẩm của nhau, cụ thể trong kiểm định vật lý
tháng 2 năm 1988 công bố và đến tháng 5 ra quyết định, đồng sáng lập Paul Antle của ECAD được làm giám đốc điều hành của công ty sau sáp nhập Cadence Design; sớm sau đó, Paul Antle gia nhập hội đồng quản trị, nhường chức giám đốc điều hành cho Joe Costello là COO kiêm chủ tịch của SDA
9 năm sau, Cadence đạt doanh thu 1 tỷ đôla thường niên

Thị trường tăng trưởng
năm 1987 TSMC khởi nghiệp và theo đó mở rộng thị trường cho phần mềm EDA; các công ty thiết kế không-xưởng [fabless] có thể làm sản phẩm mà không cần đầu tư nhiều triệu đôla xây dựng xưởng đúc; công cụ EDA là cần thiết để đưa sản phẩm chip ra thị trường, không cần kiểm-tra-lại [re-spin] và làm-lại [re-do] đắt đỏ
một nhóm 3 người cũng đủ sản xuất một chip VLSI đặt-làm-riêng có hàng chục vạn bóng bán dẫn, chỉ trong vài tháng; tức là chỉ mất một phần tư thời gian đáng lẽ sẽ mất nếu không có công cụ EDA
những năm đầu, Synopsys và Cadence có bổ sung nhau; nhà thiết kế có thể sử dụng những công cụ tổng hợp netlist của Synopsys, sau đó đưa netlist ấy vào bố trí và những công cụ kiểm định vật lý của Cadence
đến đầu thập niên 1990 Synopsys không có đối thủ ở những công đoạn thiết kế luận lý [front end] biến ngôn ngữ RTL vào những netlist
Cadence thống trị những công đoạn thiết kế vật lý [back end] là bố cục, kiểm định và mô phỏng

Cadence trỗi dậy
từ năm 1989 đến 1994 Cadence mua lại 5 công ty, tìm những sản phẩm bổ sung cho danh mục hiện hữu
Cadence cũng tìm mua những công cụ cấp-hệ-thống giúp các nhà thiết kế làm bo mạch chủ, hay thậm chí toàn bộ những sản phẩm điện tử
ví dụ năm 1989 Cadence mua lại Tangent Systems đã bổ sung một sản phẩm đặt-và-nối [place-and-route] tiên tiến vào phần mềm bố cục của công ty
cũng năm 1989 Cadence cố gắng mua lại Synopsys cùng với công ty tự động hoá thiết kế điện tử Gateway Design Automation, doanh nghiệp chào bán ngôn ngữ miêu tả phần cứng Verilog và một trình mô phỏng cho nó
Synopsys đã mua giấy phép Verilog cho sản phẩm của riêng mình
giám đốc điều hành Costello đã gặp tiến sĩ Harvey Jones là giám đốc điều hành của Synopsys và giám đốc điều hành Prabhu Goel của Gateway ở một bàn chơi craps ở Las Vegas để đề nghị thương vụ sáp nhập 3 bên, sau rốt Gateway đồng ý
tiến sĩ Harvey Jones nói rằng Synopsys có tầm nhìn khác, cho nên muốn giữ độc lập
sau này, lịch sử qua lời kể, Costello mỉm cười nhớ lại: "chúng tôi thuyết phục được một. Nếu chúng tôi thuyết phục được cả hai, kết thúc của trò chơi sẽ đã xảy ra ngay khi ấy [trong] tất cả tự động hoá thiết kế trong tất cả lịch sử"
bên cạnh mua bán sáp nhập, Cadence có động lực tăng trưởng khác: quốc tế; Cadence tích cực bán vào thị trường Nhật Bản, ngay từ sản phẩm SDA
năm 1989 Cadence phục vụ 9 trong số 10 công ty linh kiện bán dẫn Nhật Bản hàng đầu

Trừu tượng tăng
thập niên 1990 luật Moore tăng tốc, số lượng bóng bán dẫn bắt đầu bùng nổ; diễn biến đã thay đổi mục đích của phần mềm EDA, từ việc tăng năng suất thiết kế, sang giúp các nhà thiết kế quản lý những phức tạp mới
để xử lý sự phức tạp ấy, một cách là ra mắt thêm những trừu tượng; mới đầu, các nhà thiết kế vẽ và sắp đặt từng cổng; giờ, nhà thiết kế chỉ cần miêu tả cách thức mạch cần hành xử, bằng cách viết những ngôn ngữ miêu tả phần cứng cấp-cap như Verilog, nay là chuẩn công khai
trừu tượng tăng đã cần tiến trình thiết kế linh kiện bán dẫn được tích hợp chặt chẽ hơn; luật Moore ép những bước rời rạc với nhau, vì thế cũng ép ngành công nghiệp đến những thương vụ hợp nhất

Hợp nhất
năm 1992 Synopsys phát hành ra công chúng, vẫn thống trị thị trường phần mềm tổng hợp
giữa thập niên 1990 thị trường đã trưởng thành, nhiều đối thủ cạnh tranh đã hướng đến mảng kinh doanh này
tấn công là cách phòng thủ tốt nhất, Synopsys bắt đầu mua lại các công ty khởi nghiệp để mở rộng danh mục sản phẩm chào bán và tận dụng những xu thế sản phẩm mới, ví dụ hệ-thống-trên-chip
từ năm 1994 đến 1995 Synopsys có 5 thương vụ mua lại
từ năm 1989 đến 2006 Cadence và Synopsys mỗi công ty đã làm những thương vụ mua bán sáp nhập lên đến 3 tỷ đôla
năm 2017 Mentor Graphics là công ty duy nhất còn hoạt động của thế hệ hai, được Siemens mua lại và bị đổi tên thành Siemens EDA

Kết
giữa thập niên 2000 nhà quan sát Joe Costello bắt đầu phàn nàn về sự trì trệ của ngành EDA
Jerry Yang và Dave Filo đã nghiên cứu EDA trước khi bỏ đi sáng lập Yahoo
cuối năm 2016 sang năm 2017 sau hơn thập kỷ nhợt nhạt của giá cổ phiếu hai công ty nhị quyền bán, có lúc chỉ đáng giá hoà vốn những thương vụ sáp nhập, giá cổ phiếu Cadence và Synopsys mới khởi sắc; không rõ tại sao, có lẽ sự xuất hiện của đóng gói tiên tiến, hay hồi sinh khả năng thu nhỏ nhờ EUV, hay địa chính trị?

Trung Quốc và sụt lún đất

Lạm dụng khai thác nước ngầm
sụt lún đất là hiện tượng tự nhiên, nhưng gây ra bởi hoạt động con người, thường là việc lấy đi những chất lỏng - dầu mỏ, nước nóng tự nhiên (địa nhiệt) và nước ngầm - khỏi những tầng ngậm nước
khi lấy nước ra khỏi những tầng ngậm nước, động thái sẽ bỏ lại ứng suất thực trên những hạt đất; những hạt đất sẽ nén vào nhau và đặc hơn, gây ra sụt lún [sink]
bơm thêm nước sẽ gây ra hiện tượng ngược lại - đắp cao lên [uplift] - nhưng chỉ đến mức nhất định; phần lớn đất bị sụt lún là không thể đảo ngược, nén đất và đất sét, cùng với lưu trữ nước bị mất vĩnh viễn

Mô hình
thứ nhất, không dễ mô hình hoá kích thước, hình thù và trữ lượng của những tầng ngậm nước và địa chất của chúng; ví dụ, đất sét sẽ có hạt đất nhỏ hơn, cho nên những yếu tố sụt lún sẽ ảnh hưởng khác với đất thường
hiện tượng sụt lún cũng bị phụ thuộc những yếu tố bên ngoài; ví dụ toà nhà ở San Francisco có thể khiến đất bị sụt
thứ hai, dữ liệu về lượng nước ngầm thực tế được bơm vào hoặc lấy ra khỏi hệ thống là rất thiếu tin cậy; đôi khi, nước được lấy ra một cách mê tín
thứ ba, ta thiếu hiểu biết về quá trình đắp cao hoặc sụt lún đất; mô hình nổi tiếng nhất là MODFLOW của cơ quan khảo sát địa chất Mỹ, độ chính xác cũng tuỳ; ta không nên kỳ vọng rằng lượng đất sụt lún hoặc đắp cao ở một khu vực sẽ tỷ lệ thuận với lượng nước lấy ra hoặc bơm thêm vào những tầng ngậm nước

Hậu quả
những hố sụt và khe nứt trên mặt đất sẽ làm mất ổn định nhà cửa, nhưng thường thì mối nguy hiểm cho hạ tầng như đường ống, đường xá, đường ray xe lửa và tàu điện ngầm; sụt lún có thể khiến nước ngầm bị rò rỉ trong những đường hầm và thậm chí phá vỡ đường ray
sai số chiều dọc tối đa của những đường ray của đường sắt cao tốc là 15 milimet, có nơi con số này chỉ mất 1 năm của quá trình sụt lún
vấn đề chất lượng nước cũng có 2 yếu tố: một là khi tầng ngậm nước bị cạn, chất lượng nước sẽ kém đi; hai là chất thải công nghiệp và xâm nhập mặn sẽ gây ô nhiễm tầng ngậm nước
lũ lụt, nhiều thành phố bị lún nằm ở cạnh sông hoặc biển; người ta phải đầu tư những biện pháp phòng vệ bờ biển, ví dụ tường thành, đê điều
ví dụ thành phố Mexico được xây dựng trên đáy hồ Texcoco cũ, nước sinh hoạt được lấy từ nước ngầm, đã khiến thành phố đang lún nhanh; có nơi đang sụt với tốc độ 500 milimet mỗi năm, gây ra thiệt hại cho hệ thống tàu điện ngầm
hay Jakarta là thành phố sụt lún nhanh nhất thế giới, miền bắc và miền tây đang lún với tốc độ 200-600 milimet mỗi năm; đặt thành phố Jakarta vào tình thế dễ bị lũ lụt, hoặc từ biển Java, hoặc từ một trong số 13 con sông chảy qua
ví dụ nữa là Iran, Băng Cốc ở Thái Lan, Venice ở Ý và các đại đô thị ở Trung Quốc

Lạm dụng nước ngầm
Trung Quốc ngày nay có 1 tỷ dân sống ở thành thị, nhiều đô thị không đủ nước bề mặt và cũng không đủ lượng mưa hoặc tuyết, nhất là ở miền bắc và miền tây bắc
ở đại lục, 15-20% nhu cầu nước là lấy nước ngầm; ví dụ tỉnh Hồ Bắc dân số 75 triệu, tỷ lệ sử dụng nước ngầm là 70%
đến 60% nước ngầm lấy lên phục vụ công nghiệp và nông nghiệp; ví dụ một trong những mục đích sử dụng nước cao nhất Trung Quốc là ngành nhiệt điện, dùng cho mục đích tản nhiệt
nước ngầm ở Tân Cương, Nội Mông, Hà Nam và Hắc Long Giang được khai thác và chuyển đến Bắc Kinh, Quảng Đông và Chiết Giang tiêu thụ

Phân tích InSAR
đo lường sụt lún đất, sử dụng kỹ thuật vệ tinh "rađa khẩu độ tổng hợp giao thoa" [InSAR interferometric synthetic aperture radar] đo lường tốc độ sụt lún của đất theo thời gian, đã được sử dụng ở châu Âu, Mỹ và Nhật Bản để xem xét xu hướng lún sụt đất
từ năm 2015 đến 2022 điều tra InSAR 82 thành phố ở Trung Quốc và Đài Loan cho thấy 44% khu vực 'bôi đậm' được điều tra ở những thành phố đã sụt nhanh hơn 3 milimet mỗi năm, 16% sụt nhanh hơn 10 milimet và 5% sụt nhanh hơn 22 milimet

xếp hạng những thành phố công nghiệp ở Đài Loan và đại lục, thành phố nông nghiệp Chương Hoá dân số 225000 người có số liệu bi quan nhất, hơn một nửa dân số sống ở nơi đất đang sụt lún 10 milimet mỗi năm

Đài Bắc khả quan hơn, hơn 75% khu vực 'bôi đậm' lún chưa đến 3 milimet mỗi năm

Thượng Hải
năm 1921 đất sụt lún đã được phát hiện ở đại đô thị Thượng Hải; Thượng Hải nằm trên 5 tầng ngậm nước, ký hiệu A1 đến A5
trước thập niên 1960 phần lớn nước ngầm bơm từ tầng A2 và A3 dưới khu vực thành thị; bấy giờ, đất đã lún 1.6 mét trung bình
năm 1966 chính quyền bắt đầu quy định những biện pháp tiết kiệm nước, cắt giảm khai thác nước ngầm và tiến hành đổ thêm nước xuống các tầng ngậm nước, gọi là nạp nước nhân tạo
ít thập kỷ sau đó, biện pháp đã phát huy hiệu quả và xuất hiện hiện tượng đắp-cao-lên
thập niên 1990 dân số Thượng Hải bùng nổ 5% mỗi năm, từ năm 1990 đến 2000 dân số tăng từ 5.9 triệu lên thành 14.2 triệu người; thành phố bắt đầu lại lấy nước ngầm, thêm công trình xây dựng, đất sụt lún đã tái diễn
năm 2001 sụt lún đất đã tích luỹ ở Thượng Hải lên đến 2 mét

Tác hại của sụt lún đất
bên cạnh những hố sụt và khe nứt gây mất mỹ quan, một nghiên cứu dài hạn hệ thống tàu điện ngầm Thượng Hải cho thấy đất sụt lún đã khiến 2 trong số 12 tuyến tàu phải được sửa chữa; nghiên cứu như trên đã báo động chính quyền Thượng Hải lại dừng khai thác nước ngầm, động thái đã giúp ổn định lại đất sụt lún những năm gần đây; động thái đã bao gồm cả việc khai thác nước ngầm ở những nơi khác và nhập khẩu đến Thượng Hải, cho nên Thượng Hải vẫn là một trong những nơi tiêu thụ nước ngầm lớn nhất Trung Quốc

Bắc Kinh
Bắc Kinh 21 triệu người và thành phố Thiên Tân láng giềng 14 triệu người nằm ở đồng bằng miền bắc Trung Quốc, là nơi thiếu nước, nhận được dưới 100 mét khối nước kết tủa mỗi người
nghiên cứu mới đây cho thấy 47% dân số Bắc Kinh sống ở nơi sụt lún 3 milimet mỗi năm, 30% sụt lún đất 10 milimet mỗi năm; 19% dân số Thiên Tân sống ở nơi đất sụt 3 milimet mỗi năm, và 66% dân số ở nơi sụt 10 milimet mỗi năm; tính toàn bộ Trung Quốc, ước thấy 38% dân số sống ở nơi đất sụt lún
năm 1935 phát hiện sụt lún đất Bắc Kinh, nhưng 20 năm sau ấy đất chỉ sụt lún thêm 58 milimet
cuối thập niên 1950 sang 1960 Bắc Kinh bắt đầu công nghiệp hoá
từ năm 1955 đến 1983 đất ở ngoại ô phía đông Bắc Kinh sụt 16-28 milimet mỗi năm
cuối thập niên 1990 biện pháp tiết kiệm nước Bắc Kinh bắt đầu được thực hiện
thập niên 2000 Bắc Kinh hạn hán và tiếp tục tăng nhu cầu nước, giống những thành phố khác ở đồng bằng miền bắc; ví dụ thành phố Bảo Định dân số 11 triệu, Hành Thuỷ 4.2 triệu, Lang Phường 5 triệu và Thạch Gia Trang 11.2 triệu
năm 2013 đồng bằng phía bắc Trung Quốc phát hiện 839 khe nứt liên-quan-đến-nước-ngầm

Đồng bằng Fenwei
đồng bằng Fenwei nằm ở tỉnh Thiểm Tây và Hà Nam, có thành phố Tây An 12 triệu người, Vị Nam 5 triệu, Lạc Dương 6 triệu người; lịch sử từng nềm trải những trận động đất lớn, địa chấn là nguyên nhân lớn thứ nhì làm đất sụt lún
từ năm 1958 đến 2015 xác định được 207 khe nứt dài hơn 1 kilomet, làm rạn nứt nhà cửa, cắt nhỏ đường hầm tàu điện ngầm và làm hư hại đường ống dưới đất
đường sắt cao tốc giữa Đại Đồng ở Sơn Tây và thành Tây An phải vượt qua 24 khe nứt, trong đó có một khe nứt rộng 2.5 mét

Đồng bằng Su Xi Chang
từ năm 1989 Su Xi Chang ở tỉnh Giang Tô là nơi sản xuất dầu khí lớn, đã phát hiện 20 khe nứt
năm 2000 chính quyền bắt đầu cắt giảm sử dụng nước ngầm, giúp giảm tốc độ sụt lún từ 110 milimet mỗi năm xuống còn 10-20 milimet

Dự án dẫn nước Nam thuỷ Bắc điều
dự án chuyển nước Nam-Bắc là dự án 40 tỷ đôla để chuyển nước sông Dương Tử đến thành phố Bắc Kinh và Thiên Tân thông qua hai kênh đào; một kênh thứ ba sẽ dẫn nước đến các tỉnh nội lục, phần này của dự án chưa hoàn thiện
bên cạnh siêu dự án đã buộc tái định cư 30 vạn người ở trên, chính phủ Trung Quốc công bố hàng chục dự án hạ tầng nước tích-hợp hơn; mục tiêu là một mạng lưới nước quốc gia
từ năm 2008 đến 2019 chi tiêu Trung Quốc vào hạ tầng nước đã tăng gấp 7 lần
tháng 3 năm 2024 bộ trưởng nguồn nước Lý Quốc Anh công bố chính phủ đã chi 166 tỷ đôla năm 2023 cho hạ tầng nước, tăng 10% so với năm 2022
năm 2023 chính phủ liên bang Mỹ chi ước tính 4 tỷ đôla cho hạ tầng nước, trong tổng số 45 tỷ đôla chi tiêu cơ sở hạ tầng liên bang; chưa kể 82 tỷ đôla chuyển cho các chính quyền tiểu bang tự ưu tiên, có thể có nước; và có những pháp chế mới cho những dự án nước
40% chi tiêu chính phủ Trung Quốc cho các dự án nước là dành cho siêu dự án chuyển nước Nam-Bắc; 50% chi cho khống chế lũ lụt và mở rộng hồ lưu trữ nước
có những dự án mục đích kép; ví dụ thuỷ điện tích năng
năm 2014 hoàn thiện giai đoạn thứ nhất dự án chuyển nước Nam-Bắc và đi vào hoạt động đã giúp đa dạng hoá nguồn nước Bắc Kinh và giảm bớt phụ thuộc vào nước ngầm
năm 2018 gần 20% nhu cầu nước Bắc Kinh lấy từ miền nam, tuy đâu đó 30% nguồn nước Bắc Kinh vẫn là nước ngầm

Nhu cầu nước
Mỹ đầu tư dưới-mức vào hạ tầng nước, dẫn đến những thảm hoạ nước ngọt
có một thứ ít được đề cập: những chiến lược để cắt giảm đường cong nhu cầu nước ở những đô thị lớn - ví dụ Singapore và Úc cho thấy tầm quan trọng của việc tác động đến khía cạnh nhu cầu là không kém việc tác động đến khía cạnh nguồn cung; tức là sẽ cần những chính sách để đưa chi phí nước tăng cao, chuyển sang khách tiêu thụ nước; và những dự án tái chế nước, hoặc kể cả thị trường mua-bán-phát-thải nước
giảm nhu cầu nước bởi người tiêu dùng, công nghiệp và nông nghiệp sẽ mang lại nhiều lợi ích dài hạn hơn là chỉ bổ sung đập nước bê tông và kênh đào, những biện pháp sẽ gây ra vấn đề môi trường

sự kiện Thế giới Diễn đàn công nghệ Imec 2024

Imec nổi tiếng là hồ nước của ngành linh kiện bán dẫn, một nơi trung lập cho muôn loài động vật trên sa mạc đến giải quyết những vấn đề lớn

40 năm
năm 2024 mở đầu thế giới diễn đàn công nghệ Imec [ITF Imec technology forum] là một loạt những thuyết trình nóng bỏng, đánh dấu 40 năm hoạt động của Imec kể từ năm 1984 thành lập

bữa tối gala diễn ra ở địa điểm tổ chức sự kiện Handelsbeurs Antwerp với màn trình diễn vũ đạo

buổi thuyết trình có sự xuất hiện của giám đôc điều hành Lisa Su của AMD và giám đốc điều hành Cristiano Amon của Qualcomm; ở những quầy này, các nhóm trưng bày những công nghệ mới, hầu hết liên quan đến dược phẩm hoặc sinh học

Nội dung
nội dung chính của sự kiện là người ta thuyết trình về thời đại mới của tăng quy mô (thu nhỏ thiết bị) [scale]
thập niên 1980 và 1990 ngành linh kiện bán dẫn đã tận hưởng những tiến bộ lớn của kỹ thuật in thạch bản, dễ dàng thu nhỏ những thiết kế vì chỉ cần chuyển sang một bước sóng mới; hiệu quả đến nỗi đã nói đè [drown out] lấn át nhiều lựa chọn khác để tăng quy mô
đầu thập niên 2000 sau công nghệ in thạch bản 193 nanomet, quá trình tiếp tục thu nhỏ bước sóng đã bị làm chậm lại như rùa bò; Intel và các hãng đeo đuổi 157 nanomet một thời gian nhưng không thành công đưa được vào sản xuất hàng loạt

Đóng gói tiên tiến là khả thi, nhưng
có những sản phẩm dịch vụ đáng kể trong ngành dịch vụ đóng gói tiên tiến, ấy là một tiến bộ lớn; nhưng cũng có những khiếm khuyết lớn cần được đánh giá và thiết kế cách khắc phục: một ô [die] silic cũ trên một mặt phẳng duy nhất, chỉ cần nhìn vào, thẩm tra và tản nhiệt
tích hợp 2.5 chiều là khi đặt những thứ lên trên một tấm silic [interposer], đã tiếp tục duy trì hầu hết những công việc trên; nhưng ngành linh kiện bán dẫn đang hướng đến tích hợp 3 chiều, và người ta chưa sẵn sàng xử lý những vấn đề tản nhiệt và thẩm tra liên quan; một số công ty đang cố gắng giải quyết vấn đề ấy, nhưng vẫn sớm
với lý do trên, cùng với việc tích hợp hỗn tạp [heterogenous] làm tăng tính phức tạp, hầu hết ngành cho rằng chỉ có thể có một công cụ, trong số những công cụ khác, sẽ giúp sản xuất chip tốt hơn; nó không phải thuốc chữa bách bệnh [panacea]

Máy học
bùng nổ trí tuệ nhân tạo là thứ thường được nhắc đến làm một động lực nhu cầu lớn của ngành linh kiện bán dẫn, nhưng người châu Âu có vẻ ít bị 'đam mê tăng quy mô' [scale-pilled] như người ở thung lũng Silicon; bất kể là vì ưu tiên vấn đề xã hội hay bảo mật riêng tư, hay vì việc 'tăng quy mô' xảy ra ở xa châu Âu, ta có thể cảm thấy tâm lý bi quan hơn của người châu Âu
học máy đã đưa việc điều chỉnh khoảng cách quang học [OPC optical proximity correction] từ những dấu tick logic được thêm vào thiết kế, trở thành nghệ thuật trừu tượng; mặc dù có lẽ sẽ không có xưởng đúc [foundry] nào sẽ sử dụng GPT-5 vì tâm lý bảo thủ

Chuyển đổi xanh
thứ nhất, sản xuất linh kiện bán dẫn là ngành tiêu tốn điện năng; những xưởng đúc [fab] chạy 24/7
Imec ước tính việc sản xuất linh kiện bán dẫn - những công việc được thực hiện sau khi đã tạo ra đĩa wafer - thâm dụng carbon hơn chăn nuôi bò, hay thậm chí du lịch máy bay; chỉ là ước lượng vì các công ty linh kiện bán dẫn không chia sẻ dữ liệu
Imec đang làm việc để tạo nên một nền tảng mật mã [cryptological platform] để những công ty bán dẫn tự tin chia sẻ thông tin, để xử lý và so sánh mà không cần thực sự tiết lộ dữ liệu
thứ hai, ngành bán dẫn đang chú ý hơn đến những chất hóa học vĩnh cửu [PFAS Per- and polyfluorinated alkyl substances] là những dẫn xuất flo của hidrocacbon
các công ty như ASML đang điều tra chuỗi cung ứng để tìm hiểu mức độ phơi nhiễm của họ với dẫn xuất flo của nhóm akyl này
ChinaTalk xuất bản một bài viết chính sách, trình bày vấn đề này là một cơ hội thương mại cho viện nghiên cứu phát triển linh kiện bán dẫn NSTC [National Semiconductor Technology Center] của Đạo luật CHIPS ở Mỹ
cẩn thận nhầm với hội đồng khoa học công nghệ quốc gia [NSTC national science and technology council] ở Đài Loan, viện những tiêu chuẩn và công nghệ quốc gia [NIST national standards and technology] ở Mỹ và chuẩn định dạng video NTSC

Dẫn xuất flo của nhóm akyl (hidrocacbon)
thứ nhất, chất cản quang: những chất hóa học được phơi sáng cực tím để chuyển mẫu hình lên trên đĩa wafer
những chất cản quang [photoresist] sử dụng PFAS số lượng lớn và đóng vai trò quan trọng cho tiến trình bán dẫn
gần đây đã nổi lên những chất cản quang EUV mới như chất cản ôxit kim loại đã lần đầu tiên đưa ra lựa chọn thay thế những hợp chất cũ
thứ hai, những chất hóa học này rất thịnh hành; được sử dụng cho mọi thứ, có hàng tá chất hóa học trong danh mục này; những chất hóa học này có ở khắp nơi, cho nên việc loại bỏ sẽ phải ra quyết định khó khăn, vì có ít lựa chọn thay thế
những tổ chức như SIA đang bắt đầu thu thập thông tin về chất hóa học, có lẽ để gây dựng lộ trình sau này

EUV khẩu độ số cao
cựu chủ tịch và giám đốc công nghệ Martin Van Den Brink của ASML có bài phát biểu ngắn nhưng súc tích về in thạch bản, chỉ nhắn đến EUV khẩu độ cao ở gần cuối bài nói
với High-NA EUV thì khẩu độ số là 0.55; với Hyper-NA EUV thì khẩu độ sẽ tăng thành 0.75
năm ngoái Van den Brink trả lời phỏng vấn một số câu hỏi công nghệ, rằng: "về mặt lý thuyết, nó có thể được thực hiện. Về mặt công nghệ, nó có thể được thực hiện. Nhưng bao nhiêu chỗ trống còn lại trên thị trường, dù chỉ cho thấu kính lớn hơn? Ta thậm chí có thể bán được những hệ thống đó không?"

năm 2024 trong bài phát biểu ở sự kiện, Van den Brink đưa Hyper-NA EUV vào lộ trình ra mắt năm 2032; liệu chỉ là cú trêu [troll] cuối cùng vì Van den Brink sắp nghỉ hưu
ASML có thể bán ra hệ thống Hyper-NA EUV, chỉ là liệu có khả thi kinh tế nếu cứ tăng khẩu độ số [NA numerical aperture] như thế; nhưng ở sự kiện, người ta cứ nhắc đi nhắc lại rằng những lựa chọn khác không hay lắm; không có lựa chọn khác cho in thạch bản ánh sáng, 13.5 nanomet là hết
có thể sẽ phải xem xét lại lựa chọn in thạch bản rọi chùm electron [electron beam projection lithography], in thạch bản trùm electron trực tiếp [eletron beam direct lithography]

Quang tử học
ngành quang tử học đang cần tìm ra ứng dụng sát thủ của công nghệ này để gây dựng sản lượng và khuyến khích thêm nghiên cứu trong hệ sinh thái
giống như thịnh hành điện thoại di động và nhu cầu cho những đóng gói hệ-thống-trên-chip mỏng manh đã khuyến khích đầu tư vào những công nghệ đóng gói quy-mô-chip (bao bì tiên tiến IC bán dẫn)
người ta dường như đang cho rằng có tiềm năng ở lĩnh vực dây kim loại [interconnect], từng có tiền lệ khi ánh sáng thay thế kim loại đồng; nhưng cả nghiên cứu phát triển và nhu cầu đều chưa chạm đến
TSMC tiếp tục đầu tư vào công nghệ engine quang tử COUPE

Đạo luật CHIPS châu Âu
đạo luật CHIPS châu Âu phân bổ 2-3 tỷ đôla cho nhiều phòng thí nghiệm nghiên cứu linh kiện bán dẫn tiên tiến, trong đó có Imec
nhận thức phổ biến rằng châu Âu không có nhiều động lực nhu cầu lớn như điện thoại di động hay trung tâm dữ liệu, ngoài ô tô
nhận thức trên, một số người vẫn mong xây dựng những xưởng đúc [fab] bán dẫn tiên tiến riêng cho lý do an ninh quốc gia

Kết
Jade giúp tác giả tham gia sự kiện của Imec
một số người than phiền về châu Âu thiếu tiến bộ bán dẫn, nhưng tác giả thấy châu Âu làm rất tốt ở mặt công nghệ và nghiên cứu; nhiều tài năng đang làm những công nghệ cao siêu, mặc dù hầu hết không bao giờ được thấy ánh sáng mặt trời nhưng đấy là lý do có những tổ chức phi lợi nhuận, trường đại học và sinh viên làm những dự án ấy, chứ không phải nhân viên nghiên cứu phát triển đắt đỏ của công ty

IBM và ổ đĩa cứng Winchester

năm 1952 IBM mời giáo viên nghỉ hưu Reynold B Johnson nhận lời làm trưởng nhóm một phòng thí nghiệm nghiên cứu mới ở San Jose

thập niên 1930 Johnson phát minh một máy chấm điểm trắc nghiệm có đáp án tô bằng bút chì [máy bubble]
IBM mua bằng sáng chế của máy bubble và tuyển dụng Johnson đi đến San Jose làm một số dự án mới
bấy giờ San Jose là một thị trấn nông nghiệp chỉ có 10 vạn dân, IBM lựa chọn nơi này vì gần Los Angeles và Seattle
Johnson được tuỳ ý tuyển dụng 30-50 nhân viên, một trong số những dự án một hệ thống xử lý truy cập ngẫu nhiên, thay thế một tệp ống [tube file] là một phần của hệ thống thẻ bấm lỗ, giúp người dùng nhanh chóng lấy thông tin mong muốn từ toàn bộ hệ thống; hoạt động không ổn lắm trong một số trường hợp, như hoá đơn [invoicing] và hàng tồn kho [inventory]
tệp ống [tube file] có thể truy cập bất cứ thông tin nào, theo bất cứ trật tự nào, mất thời gian giống nhau; khác biệt với truy cập tuần tự, phải lặp đối tượng [loop through] toàn bộ dãy để tìm

Ổ đĩa
IBM nghiên cứu hệ thống ghi từ để cung cấp năng lực truy cập ngẫu nhiên, lưu trữ dữ liệu dưới dạng phương tiện từ tính [magnetic media]; đầu đọc-viết được gắn sẽ thao tác trên phương tiện [media] ấy
IBM thử nhiều hình thức phương tiện từ tính: băng từ, trống từ, ổ đĩa và dây từ, que từ
Johnson sau rốt sử dụng một chồng [stack] đĩa xoay, mỗi đĩa sử dụng một đầu đọc-ghi được gắn trên một cơ cấu chấp hành; thiết kế này có diện tích bề mặt lớn và khả năng truy cập dữ liệu trên nhiều đĩa cùng một lúc
một mẫu prototype thuở đầu có 120 đĩa nhôm và xếp chồng lên nhau trên một trục truyền (động), mỗi đĩa có đường kính 60 cm và cách nhau 6 cm; toàn bộ mảng [array] xoay 3600 vòng mỗi phút

RAMAC
hai trở ngại kỹ thuật: một là phủ [apply] sắt ôxit một cách đồng đều và mượt mà lên bề mặt đĩa; một kỹ sư đề nghị xoay đĩa ở tốc độ cao, và rót sơn, loại sơn sử dụng cho cầu Cổng Vàng, ở giữa; lực ly tâm sẽ lan toả sơn ra toàn bộ bề mặt một cách đồng đều - ngày nay, đây là kỹ thuật xoay-trên [spin-on]

hai là sự lắc lư [wobble] khi đĩa xoay: làm thế nào giữ cho các đầu đọc-ghi cách một phần một nghìn inch trên bề mặt đĩa, nếu đĩa lắc lư

Bill Goddard (ảnh trên) và John Linet đã tích hợp một ống thổi [air nozzle] vào đầu đọc-ghi, tạo ra một nệm hơi [air cushion] giữ cho đầu đọc-ghi vững vàng; được gắn [mount] trên một cần (trục), đầu đọc-ghi sẽ lên xuống vào đĩa để gắn [stick] đầu vào
năm 1956 IBM trình làng phương pháp truy cập ngẫu nhiên cho kế toán và quản lý 305 [RAMAC random access method of accounting and control] là hệ thống xử lý giao dịch, nổi tiếng trang bị ổ đĩa cứng đầu tiên; ổ đĩa bao gồm 50 đĩa được phủ sắt ôxit, đường kính 61 cm, giá thành 250 000 đôla Mỹ, dung lượng 44 megabyte, to bằng 2 cái tủ lạnh, có khả năng lấy dữ liệu trong vòng chưa đến 1 giây

ngày 4 tháng 9 năm 1956 chủ tịch Thomas Watson con (ảnn dưới) công bố sản phẩm RAMAC là ngày trình làng sản phẩm vĩ đại nhất lịch sử IBM

hãng đẩy mạnh sản lượng ở nhà máy San Jose, chiếc RAMAC đầu tiên được giao đến công ty giấy Zellerbach cách đó không xa

năm 1959 lãnh tụ Nikita Khrushchev (ảnh dưới: giữa) Liên Xô viếng thăm nhà máy RAMAC

Ngành công nghiệp mới
hai hãng General Electric và Burroughs bắt đầu sản xuất những ổ đĩa cứng riêng, sau đó xuất hiện những công ty ổ đĩa độc lập, ví dụ Bryant Computer, bắt đầu trình làng sản phẩm máy điện toán và sản phẩm dữ liệu, bán ổ đĩa cứng bên-thứ-ba cho những hàng máy điện toán không có chuyên môn kỹ thuật hoặc vốn đầu tư để tự sản xuất ổ đĩa riêng
giữa thập niên 1960 những công ty NEC, Fujitsu và Hitachi ở Nhật Bản bắt đầu sản xuất ổ đĩa cứng; là những doanh nghiệp được tích hợp dọc, mới đầu những hãng này chỉ sản xuất cho tiêu thụ nội bộ
năm 1966 IBM trình làng cơ sở [facility] tệp 2314 và những gói ổ đĩa [disk pack] định dạng 29 megabyte, tạo điều kiện cho người dùng dễ dàng hoán đổi dung lượng vào và ra
một loạt các công ty độc lập đã sao chép định dạng gói ổ đĩa và quảng bá những sản phẩm ấy cho khách hàng của IBM là tương thích cắm [plug] với phần cứng của họ

Winchester
thập niên 1960 IBM tiếp tục trình làng những nâng cấp tiên phong lưu trữ ổ đĩa cứng
năm 1973 IBM trình làng ổ đĩa Winchester, sau bình luận của giám đốc Kenneth Haughton (ảnh dưới: phải) chi nhánh San Jose

cấu hình ban đầu của dự án sẽ có 2 động cơ trục chính [spindle], mỗi động cơ là 30 megabyte; Haughton nghe mọi người gọi nó là 3030 và nói rằng "nếu nó là một 3030, thì nó hẳn là bì đạn của khẩu Winchester"

bấy giờ, những ổ đĩa ở trong những gói [HDD hard disk drive] có thể tháo ra được; khả năng tiếp cận [accessible] này gây ra những vấn đề vấy bẩn hạt 'lạ' cho nên IBM bắt đầu khoá kín những ổ đĩa, cần (trục) [arm] và động cơ, vào bên trong một hộp chứa [container] kháng bụi; cho phép cắt giảm khoảng cách giữa đầu đọc-ghi và bề mặt đĩa, xuống còn một phần một nghìn so với chiếc RAMAC; đầu đọc-ghi càng gần, ổ đĩa càng dày đặc dữ liệu, chiếc Winchester đã giảm giá thành mỗi megabyte, so với những thiết kế của đối thủ cạnh tranh, đi 30%

Shugart
Alan Shugart là một trong những người làm việc phát triển Winchester thời kỳ đầu; sinh ra những năm Đại suy Thoái, Shugart tốt nghiệp trường đại học Redlands và làm ở phòng thí nghiệm San Jose của IBM
Shugart dẫn đầu nhiều dự án bộ nhớ, một trong số đó là một thiết bị chỉ-đọc để dịch chuyển những chương trình nhỏ từ máy điện toán này sang máy điện toán khác
năm 1973 IBM trình làng đĩa diskette loại-1 là sản phẩm của đội ngũ Shugart, ngày nay gọi là ổ đĩa mềm

IBM thuyên chuyển công tác Shugart đến New York ngoài ý muốn của ông, cứ cuối tuần là Shugart lại về San Jose chơi
năm 1969 Shugart bỏ IBM sang làm cho công ty Memorex chế tạo bộ nhớ băng [tape] trong 3 năm, sau đó Shugart khởi nghiệp công ty riêng Shugart Associates; tranh chấp với những đồng sáng lập về định hướng và vốn chủ sở hữu, Shugart bỏ công ty của mình
sau đó Shugart Associates thống trị thị trường ổ đĩa mềm 8 inch và ổ đĩa mềm 5.25 inch thương mại
năm 1977 Xerox mua lại Shugart Associates với giá 41 triệu đôla
rời bỏ công ty mang tên chính mình, Shugart dấn thân vào một số lĩnh vực; đánh bắt cá hồi, phục vụ quán rượu; sau đó Shagart lại khởi nghiệp một công ty bộ nhớ ở thung lũng Scotts, hạt Santa Cruz; mới đầu tên công ty là Shugart Technology, sau đó Shugart đổi tên công ty thành Seagate

Seagate Technology tìm cách tương thích ổ đĩa Winchester cho những vi máy tính [microcomputer], Seagate muốn phát triển một ổ đĩa cứng sẽ chỉ bé như ổ đĩa mềm, nhưng dung lượng cao hơn nhiều
những hãng chế tạo máy tính cá nhân đã tương thích ổ đĩa mềm 5.25 inch của Shugart Associates rồi, sản phẩm ổ đĩa mềm 5.25 inch là yêu cầu của tiến sĩ An Wang sáng lập công ty Wang Labs; An Wang cho rằng ổ đĩa mềm 8 inch quá to và đắt đỏ, nên muốn một phiên bản rẻ tiền hơn

năm 1980 Seagate trình làng ổ đĩa cứng ST506 dung lượng 5 megabyte, vượt lên ổ đĩa mềm có dung lượng chỉ 160 kilobyte, chiếc ST506 được chào bán với giá 1500 đôla, tương đương 5500 đôla năm 2023
năm 1981 Seagate đạt 9.8 triệu đôla doanh thu ST506, hai năm sau đó đạt lần lượt 40 triệu và 110 triệu đôla doanh thu

Thiết kế kỹ thuật của ổ đĩa mềm 5.25 inch
ý tưởng chủ đạo vẫn không thay đổi quá nhiều so với RAMAC, bốn cấu kiện phụ [subcomponent] là đĩa phẳng [platter], động cơ, đầu đọc-ghi và linh kiện điện tử hỗ trợ
những bit dữ liệu được lưu trên những đường [track] được viết lên trên những đĩa hai-mặt, ngày nay làm từ tấm nền kính
gắn những đĩa phẳng này trên động cơ trục chính [spindle] và sử dụng động cơ để quay nó ở tốc độ 3600 hoặc 7200 vòng mỗi phút
đầu đọc-ghi sẽ truy cập dữ liệu, bay bên trên đĩa phẳng, được bố trí bởi cơ cấu chấp hành
thiết bị điện tử sẽ giúp bố trí [position] và hỗ trợ những linh kiện này, giám sát chuyển động của đầu đọc-ghi khi chúng sắp-hàng [aligh] và phá-hàng [un-aligh], và đưa thông tin lại đến cơ cấu chấp hành
phó chủ tịch kỹ thuật Douglas K Mahon của Seagate nói rằng sản phẩm ổ đĩa mềm 5.25 inch ST506 dung lượng 5 megabyte giống như máy bay Boeing 747 ở tốc độ Mach 4 nhưng chỉ bay la là, cách mặt đất 1 inch
ngày nay, đầu đọc-ghi bay chỉ cách bề mặt đĩa phẳng có 3 nanomet

Phổ thông hoá
các hãng lắp ráp PC đã lựa chọn hãng chế tạo HDD có giá thành rẻ nhất, với cùng một cấu hình
đầu thập niên 1980 IBM mua ngoài [source] hầu hết linh kiện HDD từ những công ty khởi nghiệp [start-up]
năm 1983 IBM trình làng máy tính cá nhân XT trang bị ổ đĩa cứng 10 maegabyte mua ngoài chủ yếu từ những công ty khởi nghiệp Cate, Miniscribe và IMI
IBM yêu cầu những chương trình kiểm soát chất lượng và nguồn-hai [second-source] ngặt nghèo từ những nhà cung cấp này, IBM cũng từ chối ký hợp đồng dài hạn

Chen lấn xô đẩy [pile in]
HDD là một thiết bị được mô-đun hoá, có 4 cấu kiện được thiết kế chính xác nhưng tách biệt nhau; trong đó, chỉ có 2 cấu kiện là ảnh hưởng đến dung lượng lưu trữ và những thông số hiệu năng, là đĩa phẳng và đầu đọc-ghi
công ty sản xuất HDD mới sẽ có thể tinh chỉnh một trong những linh kiện quan trọng này để tạo ra một cải tiến mới, tích hợp những linh kiện ấy và nhanh chóng trình làng sản phẩm mới ra một thị trường khát khao đổi-mới-sáng-tạo
mới đầu, những doanh nghiệp HDD đã không tự vệ những bí quyết thương mại và cải tiến, bằng cách đăng ký sáng chế [patent]; cộng đồng nghiên cứu HDD là nhỏ, ý tưởng truyên tai tự do giữa các doanh nghiệp; mỗi khi một doanh nghiệp mới vượt lên bằng cách chào bán một định dạng hoặc công nghệ được ưa chuộng, các hãng đối thủ cạnh tranh sẽ nhanh chóng lắp ráp được một sản phẩm riêng, tương tự
năm 1983 ví dụ công ty Rodime ở Scotland đăng ký sáng chế và mở bán định dạng HDD 3.5 inch
năm 1986 công ty Conner Peripheral mở bán HDD 3.5 inch số lượng lớn cho Compaq
năm 1989 và năm 1991 công ty Rodime hai lần nộp đơn phá sản, tiến triển thành một 'patent troll' là kiểu công ty cạnh tranh không lành mạnh về bằng sáng chế

ví dụ nữa Giant Magneto-resistance là hiệu ứng lượng tử đã giật giải Nobel, được khám phá bởi Albert Fert (ảnh trên) và Peter Grunberg (ảnh dưới) ở Pháp và Đức, cách mạng hoá đầu đọc-ghi HDD, cho phép thêm mật độ diện tích

năm 1997 IBM thương mại hoá hiệu ứng GMR với việc trình làng HDD 16.8 gigabyte
năm 1999 các đối thủ cạnh tranh ở Mỹ là Seagate có những đầu đọc-ghi GMR riêng; các công ty Nhật nhanh chóng đăng ký bản quyền và mua công nghệ GMR

năm 1998 Toshiba trình làng HDD trang bị GMR, sau đó một sản phẩm là HDD 1.8 inch của Toshiba được Steve Jobs và Jon Rubinstein (ảnh trên) trang bị máy nghe nhạc iPod của Apple năm 2002

Vốn đầu tư mạo hiểm
cuối thập niên 1970 những thay đổi về thuế suất lãi vốn và quy định đầu tư quỹ hưu trí đã cho phép ra đời những quỹ đầu tư mạo hiểm [VC venture capital]

tháng 9 năm 1981 Seagate lên sàn chứng khoán, thu về 26 triệu đôla vốn, được thị trường coi là có hệ số giá tích cực [favorable multiple]
sau thương vụ IPO, quỹ đầu tư mạo hiểm của Seagate thắng lớn; khoản 1 triệu đôla đầu tư của quỹ đã đáng giá 32 triệu đôla
giữa năm 1983 có 12 hãng sản xuất HDD được các quỹ đầu tư mạo hiểm hậu thuẫn được giao dịch trên sàn chứng khoán, tổng vốn hoá thị trường là 5 tỷ đôla
từ năm 1977 đến 1984 có 43 hãng sản xuất ổ đĩa cứng, gọi vốn 400 triệu đôla
năm 1983 và 1984 thôi đã có 21 công ty khởi nghiệp, gọi vốn 270 triệu đôla sau 51 lượt gây vốn
năm 1983 và 1984 đã có đến 70 doanh nghiệp, thị trường máy tính cá nhân đã lần đầu tiên thoái trào; nhiều công ty khởi nghiệp đã phá sản
năm 1978 các công ty tích hợp dọc cũ đã chiếm 84.8% thị phần HDD thì mười năm sau đó chỉ còn 7.9%

Toàn cầu hoá
bốn công ty máy tính Nhật Bản là Fujitsu, Hitachi, NEC và Toshiba mới đầu sản xuất HDD nội bộ, đã chuyển sang mô hình kinh doanh 'nhà sản xuất linh kiện gốc'
bất chấp một số cải tiến, bốn công ty đã mới đầu thất bại, không vượt lên được trên thị trường; vì các công ty Mỹ tích cực toàn cầu hoá việc sản xuất
năm 1984 Seagate thuê ngoài việc sản xuất HDD sang Singapore, được tạo điều kiện bởi Hội đồng phát triển Kinh tế [EDB]
năm 1990 Singapore chiếm 55% thị phần HDD được sản xuất toàn cầu
lương người lao động Singapore tăng, những công việc giá trị thấp như lắp ráp cánh-tay-đòn [arm] của cơ cấu chấp hành [actuator] nắm giữ đầu đọc-ghi đã chuyển sang Malaysia và Thái Lan; Singapore nhận công việc mới, ví dụ đúc [fabricate] đĩa phẳng [platter], lắp ráp những hệ thống HDD chuyên biệt
đầu thập niên 2000 các hãng Nhật Bản chiếm lại thị phần lớn HDD, sau khi cũng thuê ngoài việc sản xuất; rồi Hitachi sáp nhập IBM, trước khi cạnh tranh và những thương vụ sáp nhập một lần nữa xói mòn lợi thế của họ

Kết quả
từ năm 1976 đến 1987 mật độ dữ liệu HDD tăng 20 lần
năm 1977 một megabyte dữ liệu lưu trữ đã tốn kém 560 đôla, thì năm 1986 chỉ còn 11.89 đôla và đến năm 1998 là 4.3 xu
năm 1990 có 66 doanh nghiệp sản xuất HDD thì đến năm 1994 chỉ còn 33 công ty, có những công ty chìm vào quên lãng như Peripheral Memories, Comport, PrarieTek, Priam và Tulin
năm 1998 chỉ còn 16 doanh nghiệp
từ năm 2006 đến 2015 bốn doanh nghiệp HDD hàng đầu đã chiếm 52.5% thị phần, trung bình
từ năm 2000 đến 2010 thêm bốn doanh nghiệp HDD nữa thoái lui: Quantum, IBM, Maxtor và Fujitsu
mặc dù kiếm tiền cấp giấy phép [license] sáng chế, phân nhánh HDD của IBM chật vật chỉ chiếm 25% thị phần; năm 2002 IBM sáp nhập hoạt động HDD của hãng với của Hitachi
giữa thập niên 1990 không còn nhà máy lắp ráp HDD ở Mỹ; mặc dù những công việc lương cao ở Mỹ trong nghiên cứu phát triển, giám đốc sản xuất và thiết bị chống rung [gimbal] vẫn còn