song đề bán dẫn - cổng trước và cổng sau

Bóng bán dẫn hiệu ứng trường ôxit kim loại
nguồn và máng là những khối silic được pha tạp với những nguyên tố khác để cho đi hoặc nhận thêm những điện tử [electron]
nếu kích hoạt cổng với điện áp đủ lớn, cổng sẽ tạo ra một điện trường, sẽ hút electron hoặc lỗ trống lên từ chất bán dẫn, do đó tạo ra một lớp dẫn điện giữa nguồn và máng - gọi là kênh
bên trên kênh là một màng ôxit mỏng, gọi là chất điện môi cực cổng, hoặc ôxit cổng - tạo một điện trường sẽ mở cổng - rất mỏng, so với phần còn lại của bóng bán dẫn, thường chỉ dày 5 - 50 nanomet

Cổng sau
thập niên 1960 cổng đã được làm từ kim loại nhôm, và ôxit cổng là silic đi-ôxit, gọi là bóng bán dẫn ôxit kim loại [MOS metal oxide semiconductor]
cổng kim loại nhôm, để sản xuất nguồn và máng, phải nung nóng wafer lên đến 1000 độ C - gọi là tiến trình khuếch tán - vì nhiệt độ nóng chảy của nhôm là 660 độ C, nguồn và máng sẽ cần được khuếch tán vào trước khi sản xuất cổng, tức là cổng được sản xuất sau
các nhà sản xuất đã phải gióng chiếc cổng nhôm này sao cho nó nằm ngay bên trên chiếc kênh kích thước micromet, dễ lỗi - lỗi sẽ khiến bóng bán dẫn MOS bị đoản mạch hoặc hao phí điện năng

Cổng trước
Fairchild, Intel và các hãng bán dẫn khác đã thay thế nhôm bằng silic đa tinh thể bị-pha-tạp-mạnh [heavily-doped polysilicon]
công nghệ cổng silic đa tinh thể tự gióng đã giúp bóng bán dẫn MOS thành công
trong 40 năm, cổng silic đa tinh thể và tiến trình sản xuất cổng trước đã trở thành công nghệ lõi chính thống của việc sản xuất linh kiện bán dẫn

Thu nhỏ bóng bán dẫn
thiết bị MOSFET đầu tiên đã lớn 20 micromet, có ôxit cổng đã dày 100-150 nanomet
thập niên 1990 đầu 2000 đo lường bề dày của ôxit cổng, tham số "bề dày ôxit tương đương" [EOT equivalent oxide thickness] được cải thiện tích cực nhất, công lớn nhờ tiến bộ của công nghệ in thạch bản
năm 2001 nút tiến trình 0.13 micromet có kênh chỉ dài 70 nanomet và ôxit cổng chỉ dày 20-25 nanomet

Những hiệu ứng kênh ngắn
những điện trường, gây ra bởi nguồn và máng, đã xâm lấn lên điện trường gây ra bởi cổng; làm suy yếu tầm ảnh hưởng và sức điều khiển của cổng lên kênh
điện tử [electron] có thể nhảy qua cổng, gây ra rò rỉ điện - tức là những dòng điện không mong muốn đã chảy qua kênh, gây lãng phí điện năng
năm 2002 Intel công bố bổ sung silic bị-biến-dạng [strained] vào kênh
silic bị-biến-dạng sẽ có mạng lưới của cấu trúc tinh thể silic bị kéo dãn, dài ra so với khoảng cách bình thường; thập niên 1950 người ta đã biết rằng điện tử và lỗ trống sẽ đi qua silic bị-biến-dạng nhanh hơn silic thường
đầu năm 2004 dự kiến nút tiến trình 90 nanomet, kênh MOSFET sẽ rút ngắn còn 45-50 nanomet và cổng sẽ dày 1 nanomet
IBM và ngành linh kiện bán dẫn đã phát triển silic bị-biến-dạng trong nhiều năm, dự kiến trình làng cho nút tiến trình 65 nanomet

Intel và silic bị-biến-dạng
Intel trình làng một bóng bán dẫn ôxit kim loại bù [CMOS complementary metal oxide semiconductor] bao gồm một cặp p-MOS và n-MOS
để áp dụng silic bị-biến-dạng, với p-MOS, Intel khắc [etch] một rãnh gần cổng và lấp đầy rãnh bằng germani, sử dụng phương pháp mọc ghép [epitaxy] lắng đọng bể hoá học [CBD chemical bath deposition]
tinh thể germani có kích thước mạng lưới dài hơn một chút so với tinh thể silic, cho nên tuỳ theo cách thức pha tạp germani và silic mà có thể điều chỉnh được chiều dài cạnh của mạng lưới tinh thể
lắng đọng một lớp silic-germani gây-biến-dạng lên trên silic sẽ tạo ra một ghép-đôi-không-khớp mạng lưới [lattice mismatch], vết ghép-đôi-không-khớp này sẽ ép miếng silic lân cận theo một hướng nhất định
để áp dụng silic-bị-biến-dạng, với n-MOS, Intel thêm một lớp silic nitride lên trên toàn bộ bóng bán dẫn, tạo ra sức kéo [tension] làm biến dạng silic ở kênh; sức kéo này có hướng ngược lại so với p-MOS
với p-MOS, ghép-đôi-không-khớp mạng lưới silic-germani và mạng lưới silic sẽ ép [compress] hay bóp [squeeze] vào; với n-MOS, lớp silic nitride bên trên sẽ kéo-ra [pull-out]
Intel công bố rằng công nghệ silic bị-biến-dạng sẽ dễ chèn vào dòng tiến trình, chỉ tốn kém 2% chi phí wafer; nhưng bấy giờ Intel cũng trình làng chất điện môi có hằng số điện môi K thấp, liên quan đến dây-dẫn-trong
cho nên nút 90 nanomet đã chậm đẩy mạnh sản lượng, sản phẩm Pentium 4 Prescott bị trì hoãn vài tháng; chip trình làng đã không cho thấy tăng hiệu năng lớn, và chịu những vấn đề nhiệt độ; các quan sát viên đã quy kết vấn đề cho thiết kế tham vọng của chip, chứ không phải do nút tiến trình

Nút 45 nanomet
thập niên 2000 bùng nổ di động đã gây ra nhu cầu bóng bán dẫn dẫn tiết kiệm điện năng, đòi hỏi Intel và ngành linh kiện bán dẫn phải sửa chữa vấn đề rò rỉ điện năng
độ hiệu quả của cổng bán dẫn phẳng sẽ tuỳ thuộc vào điện dung, tính theo công thức C = E * K * diện-tích / t
trong đó K là hằng số điện môi [dielectric constant], t là bề dày [thickness] của ôxit cổng
diện-tích là diện tích bề mặt của cổng, E là hằng số điện môi [pertivity] của không gian tự do
hiện nay, bề dày của ôxit cổng đã chỉ còn 1.2 nanomet tức bằng chiều rộng của 11 nguyên tử hydro
ở mạch tích hợp, vật liệu có hằng số điện môi thấp sẽ dùng làm chất cách điện cho dây-dẫn-trong [interconnect], ngăn điện trường của dây dẫn này giao thoa với dây dẫn gần đấy
nút 13 nanomet trình làng nitơ vào silic đi-ôxit, tạo ra silic oxi nitride; hiệu qủa nhưng chỉ là một bước nhỏ, thận trọng

Đồng
thập niên 2000 ngành linh kiện bán dẫn đã lùng sục vật liệu thay thế silic đi-ôxit, Intel thử nghiệm nhiều ôxit cổng có hằng số điện môi cao: titani đi-ôxit, hafni (IV) silicate, zircon (IV) silicate
các hãng đã phát triển những bánh kẹp những vật liệu, nạp điện để đo giá trị hằng số điện môi K; một ứng viên triển vọng là hafni ôxit có hằng số điện môi 20-25 và cũng ổn định ở nhiệt độ cao và không phản ứng tiêu cực với nền silic
Intel phát hiện rằng nếu lắng đọng hafni ôxit vừa khớp, nó sẽ hoạt động làm ôxit cổng; độ chính xác lắng đọng này được thực hiện ở một lớp nguyên tử, có thể đạt được nếu sử dụng công nghệ mới được thương mại hoá là "lắng đọng lớp nguyên tử" [ALD atomic layer deposition]
nhược điểm là không thể cứ thế thay silic đi-ôxit hiện sử dụng bằng hafni ôxit; vì ở nhiệt độ cao, hafni ôxit phản ứng với cổng silic đa tinh thể

Cổng trước?
các công ty đã đưa ra nhiều cách khắc phục, hai cách đã nổi lên: một là chèn một lớp titani nitride mỏng, lên trên hafni ôxit là ôxit cổng; sau đó, đặt cổng silic đa tinh thể, lên trên; sau đó, một lớp hợp chất silicide để giảm điện trở tiếp xúc; xong, tiếp tục làm nguồn và máng, sử dụng nhiệt độ 1000 độ C để kích hoạt việc pha tạp
cấu trúc silic đa tinh thể chèn kim loại [MIPS metal inserted poly silicon] này còn gọi là lựa chọn tích hợp cổng trước [gate first integration option]
ý tưởng đằng sau "cổng trước" đến từ SEMATECH và liên minh nghiên cứu IBM, Chartered Semiconductor Manufacturing, Samsung và những hãng khác

Cổng sau?
hai là trước tiên sử dụng phương pháp ALD để lắng đọng một lớp hafni ôxit dày cỡ nanomet, là ôxit cổng; sau đó, làm một cổng silic đa tinh thể và sử dụng cổng silic đa tinh thể ấy để gióng và sản xuất nguồn và máng
sau đó, phá huỷ cổng - loại bỏ một phần hoặc toàn bộ vật liệu của cổng - và tái thiết cổng bằng cách lắng đọng kim loại, ví dụ nhôm, vào những hố
những công thức khác nhau sẽ cần được thực hiện cho những bóng bán dẫn n-MOS và p-MOS của bóng bán dẫn ôxit kim loại bù
năm 2009 Intel sản xuất một thế hệ hai, tái lắng đọng lớp ôxit cổng có hằng số điện môi cao một lần nữa; Intel gọi đây là cổng-có-hằng-số-điện-môi-cao sau [gate last high-K last]

Song đề
khác biệt chính giữa hai cách trên là liệu ta có muốn giữ lại chiếc cổng silic đa tinh thể ban đầu: người ủng hộ "cổng trước" cho rằng phương pháp này đơn giản hơn và hầu hết giữ lại dòng công việc cũ, chỉ giống như nút 130 nanomet thêm nitơ vào cổng silic đi-ôxit
cách "cổng sau" của Intel sẽ tăng chi phí lên 4% vì thêm vào nhiều bước tiến trình mới: ví dụ sử dụng "đánh bóng hoá cơ" [CMP chemical mechanical polish] căn bản là một máy mài sẽ mài cổng xuống; bước này sẽ cần thêm nhiều kiểm tra quy định thiết kế [design rule checks] mới, và bị giảm mật độ đi 10%
"cổng trước" gặp rủi ro là những bước nhiệt độ cao - để sản xuất nguồn và máng - sẽ làm hư hại tính nguyên vẹn dài-hạn của cổng

Intel
năm 2006 Intel báo cáo rằng hãng hi vọng sử dụng EUV cho nút 32 nanomet
nửa cuối năm 2007 hai xưởng đúc ở Oregon và Chandler, bang Arizona bắt đầu sản xuất hàng loạt chip Penryn ở nút 45 nanomet, tiên phong ngành trong ứng dụng vật liệu có hằng số điện môi cao, và trở thành những tiến trình có lợi suất cao nhất của hãng
nhưng Intel làm vật liệu mới cũng đã trì hoãn hãng trình làng những công cụ in thạch bản nhúng 193 nanomet; Intel tiếp tục phương pháp in thạch bản khô, cho đến trước nút 32 nanomet
đồng sáng lập Gordon Moore ca ngợi nút 45 nanomet mới là "thay đổi lớn nhất" của công nghệ bóng bán dẫn, kể từ cuối thập niên 1960 trình làng bóng bán dẫn MOS cổng silic đa tinh thể

TSMC
với nút 45 nanomet của TSMC, hãng tập trung vào tích hợp công nghệ in thạch bản nhúng 193 nanomet, tức 193i; cho nên thay vì vật liệu có hằng số điện môi cao, TSMC sử dụng ôxit ba cổng [triple gate oxide]
năm 2009 TSMC đặt tên lại [re-label] nút tiến trình là 40 nanomet, có lẽ vì SMIC vừa công bố nút 45 nanomet thứ hai
vật liệu có hằng số điện môi cao của Intel là mối đe doạ cạnh tranh cho liên minh nghiên cứu IBM với Samsung, Chartered Semiconductor Manufacturing, SD Micro
tháng 4 năm 2008 các đối tác của liên minh nghiên cứu IBM đã công bố rằng tiến trình cổng kim loại có hằng số điện môi cao, với "cổng trước", sẽ được kèm vào nút 32 nanomet; và họ cũng bắt đầu mở công nghệ ấy cho các khách hàng thiết kế - công bố đưa ra chỉ một tuần trước khi diễn ra hội thảo công nghệ TSMC
ở hội nghị, giám đốc Rick Tsai công bố TSMC sẽ đưa những cổng kim loại có hằng số điện môi cao vào phiên bản hiệu năng cao của nút 32 nanomet của hãng, sử dụng phương pháp "cổng trước"

Vấn đề
Intel không chậm trễ khi bán ra những nút tiến trình cổng kim loại có hằng số điện môi cao, thậm chí đã đồng thời tiên phong trình làng thế hệ hai của "cổng sau" là cổng-có-hằng-số-điện-môi-cao sau [gate last high-K last]
quý 1 năm 2009 sau khi Intel đã mở bán suôn sẻ chip mang vi kiến trúc Penryn và sau đó là Nehalem, TSMC mới nháo nhào đẩy mạnh sản lượng nút 40 nanomet, muộn mất một năm
Nvidia sản xuất loạt GeForce 100 trên nút tiến trình này, nút tiến trình gặp khó khăn đã khiến loạt card Nvidia bị trễ
sau rốt TSMC cũng xoay xở khắc phục, sau khi Rick Tsai bị sa thải; và 40 nanomet trở thành một nút tiến trình "lõi"
đầu năm 2012 nút 40 nanomet chiếm 32% doanh thu TSMC
năm 2023 nút 40 nanomet vẫn mang lại 3-4% doanh thu TSMC, chỉ mặt hàng kinh doanh này đã gấp đôi quy mô của Tower Semiconductor
nút 32 nanomet kế nhiệm đã không đủ lợi suất [yield] nên TSMC huỷ hoàn toàn nút 32 nanomet và hướng tập trung vào nút n28, vận hành cả "cổng trước" và "cổng sau" song song ở nút n28
tháng 2 năm 2010 TSMC công bố lựa chọn "cổng sau"
phó chủ tịch cấp cao [SVP senior vice president] Chiang Shang-yi, trở lại TSMC sau khi Morris Chang nhận lại chức giám đốc điều hành, sau này giải thích rằng bất chấp tính phức tạp tiến trình bổ sung, "cổng sau" vẫn tốt hơn; cho phép hãng sử dụng những kim loại khác nhau cho n-MOS và p-MOS, vì thế hãng có thể điều chỉnh những mức điện áp ngưỡng của cả hai bóng bán dẫn, tăng thêm linh hoạt thiết kế cho khách hàng
chủ tịch Morris Chang sau này bổ sung: "tôi tin rằng những người ủng hộ 'cổng trước' sẽ đổi phe sang 'cổng sau' ở nút 22 nanomet... tôi không chê bai họ, nhưng tôi nghĩ họ sẽ đổi ý. Trừ khi họ có thể tìm ra cách đổi mới sáng tạo để điều chỉnh điện áp ngưỡng mà không quá tốn kém, họ sẽ phải đổi ý"

Cổng trước' thất bại
sau thời gian không trình làng được chip mới, lý lẽ ủng hộ 'cổng trước' hơn 'cổng sau' đã ngày càng lỗi thời; ví dụ những kiểm tra quy tắc thiết kế [design rule checks] cần cho bước CMP thì đằng nào cũng phải được thực hiện ở những nút tiến trình mới, vì những hạn chế của in thạch bản
năm 2010 Samsung nhảy vào mảng kinh doanh xưởng đúc [foundry] logic, tích cực gây dựng công suất sản xuất và săn đón khách hàng
Samsung sớm ứng dụng "cổng trước" cho nút 32 nanomet và 28 nanomet của hãng, nhưng âm thầm tách-ra một đội ngũ nghiên cứu phát triển "cổng sau" cho nút 22 nanomet
nghi ngờ đã dấy lên khi IBM và Global Foundries công khai hậu thuẫn "cổng sau", và khi các nhà phân tích tài chính bắt đầu báo cáo những tin đồn về vấn đề kỹ thuật, Samsung tranh cãi và đã đặt cược tín nhiệm của công ty khi làm thế
năm 2011 Samsung chịu thua, và chuyển hoàn toàn sang "cổng sau" ở những nút 20 nanomet của hãng
năm 2012 TSMC mở bán và đẩy mạnh sản lượng nút 28 nanomet một cách suôn sẻ, nhờ thế có được một năm tài chính thành công kỷ lục
nút 28 nanomet đã sử dụng hết sách vở: cổng kim loại có hằng số điện môi cao, silic bị-biến-dạng thế hệ 4, in thạch bản nhúng 193 nanomet, dây-dẫn-trong đồng với vật liệu có hằng số điện môi thấp; có thể coi n28 là đỉnh cao của công nghệ bóng bán dẫn phẳng, và tiếp tục là nút tiến trình thành công nhất của TSMC

Kết
năm 2011 Intel công bố động thái lịch sử là chuyển sang bóng bán dẫn hiệu ứng trường vây [FinFET] trong khi IBM và các hãng bán dẫn khác đang đẩy mạnh sản lượng cổng kim loại có hằng số điện môi cao