Bộ nhớ "nhúng"

Bộ nhớ chỉ-đọc xoá-được lập-trình-được
thập niên 1980 có 3 loại bộ nhớ SRAM, DRAM và EEPROM [electrically erasable programmable read-only memory]
thập niên 1990 những node quy trình sản xuất bộ nhớ flash khác với node quy trình sản xuất DRAM
DRAM chuyển từ sử dụng những tụ điện "phẳng" sang những tụ điện "dọc" được xếp chồng lên trên hoặc lót dưới những bóng bán dẫn "truy cập"
EEPROM được nâng cấp lên thành những bộ nhớ flash là NOR và NAND, rồi NAND "phẳng" được nâng cấp tiếp lên thành 3D NAND

Bộ nhớ truy cập ngẫu nhiên "tĩnh"
SRAM sử dụng bóng bán dẫn để lưu trữ bit dữ liệu, cho nên được sản xuất cùng với phần còn lại của chip logic mà không cần thêm mặt nạ quang khác
cuối thập niên 1980 các hãng CPU thêm SRAM "nhúng" vào chip logic dưới tên gọi "bộ nhớ cache"
thiết kế "ô nhớ" [cell] SRAM phổ biến nhất sử dụng 6 bóng bán dẫn, so với DRAM chỉ 1 bóng bán dẫn 1 tụ điện
các xưởng đúc [fab] đã tối ưu SRAM đến mức, khi quảng cáo node quy trình, fab sẽ nhắc đến con số mật độ SRAM
ví dụ TSMC tuyên bố node quy trình N2 có thể nhét thêm SRAM lên "khuôn" [die]
giữa thập niên 2000 một số CPU hiệu-năng-cao có 70% toàn bộ "khuôn" [die] chỉ là SRAM

eDRAM
chỉ 1 bóng bán dẫn 1 tụ điện, DRAM nhỏ hơn SRAM với 6 bóng bán dẫn, cho nên có thể "nhúng" nhiều DRAM vào bộ xử lý trung tâm [central processing unit] hơn SRAM
bất chấp việc định kỳ "làm mới" eDRAM [embedded dynamic random-access memory] giống như DRAM, nhưng eDRAM chỉ tiêu thụ bằng 1/3 điện năng SRAM tiêu thụ
ngày nay node quy trình sản xuất chip logic rất khác node quy trình sản xuất bộ nhớ, sản xuất eDRAM thêm 4-6 mặt nạ [photomask] vào quy trình
thị trường eDRAM từng rất lớn khi sử dụng cho Xbox 360

eFlash
giống như SRAM thì eDRAM cũng "không bền" [volatile] sẽ mất dữ liệu khi ngắt điện, khác với eFlash [embedded flash] là một bộ nhớ NOR nối nhiều "ô nhớ" bóng bán dẫn "phẳng" được gắn với 1 cổng nổi [floating gate]
electron bị ép vào "cổng nổi" qua 1 ôxit, làm tăng ngưỡng điện áp của bóng bán dẫn
NOR được thiết kế để chỉ truy cập 1 "ô nhớ" tại 1 thời điểm, đánh đổi là mật độ thấp hơn
với NAND, chuỗi 16-128 "ô nhớ" được nối liền, nguồn "ô nhớ" này nối với máng "ô nhớ" sau, giúp tăng mật độ "ô nhớ" nhưng không "truy cập ngẫu nhiên" nữa, người dùng chỉ có thể thao túng dữ liệu theo "khối" [block] hoặc hàng [page]
lập trình hoặc xoá một mạng những "ô nhớ" bóng bán dẫn "phẳng" eFlash (được gắn 1 cổng nổi) tiêu thụ 9-18 volt điện áp, mới đủ sức ép electron ra vào "cổng nổi"
trong khi 1 bóng bán dẫn logic tiêu chuẩn chỉ chạy ở mức điện áp 1 volt
để bảo vệ những bóng bán dẫn logic lân cận không bị nướng cháy, eFlash cần những rãnh sâu cô lập, hoặc được harden thế nào đấy
NAND nhiều "ô nhớ" được nối liền, cần mức điện áp cao hơn cả NOR nếu lập trình hoặc xoá
eFlash là NOR nên không thể mật độ cao như NAND và cũng không viết nhanh bằng SRAM hay DRAM
bộ nhớ eFlash sẽ hư hỏng sau một số chu kỳ viết
cao hơn eDRAM, sản xuất eFlash cần thêm những bước 6-8 mặt nạ
ngày nay eFlash lưu mã nguồn và dữ liệu chương trình ở những chip vi điều khiển MCU [microcontroller]
thị trường MCU eFlash được xếp hạng nhì trên thị trường bộ nhớ "nhúng" nói chung, chỉ sau SRAM
ngày nay eFlash cũng được tìm thấy ở thiết bị AI đầu cuối [edge] và ứng dụng trung tâm dữ liệu

Giới hạn tăng-quy-mô/thu-nhỏ
28 nanomet là giới hạn scaling của eFlash
tăng quy mô eFlash cần thu nhỏ bóng bán dẫn và tăng mật độ, trong khi 28 nanomet là node quy trình "phẳng" cuối cùng
bên cạnh những vấn đề "phẳng" giống như chip logic, vấn đề khác với eFlash ở node quy trình 28 nanomet là những "ô nhớ" nhỏ đến nỗi "cổng nổi" chứa 100 electron giữ ngưỡng 1 volt, tức là chỉ cần một ít electron rò rỉ qua là cũng đủ gây ra thoái hoá đáng kể; những lớp ôxit hầm đã quá mỏng
các hãng NAND chuyển sang 3D NAND, theo đó đã nới lỏng những yêu cầu kỹ thuật "cổng nổi" với việc tăng kích thước từ 28 lên thành 40 nanomet, và đã xếp chồng những "cổng nổi" để tăng dung lượng
nhưng 3D NAND không thể làm 1 lộ trình kỹ thuật [technical pathway] hợp lệ cho eFlash, và cũng không khả thi kinh tế cho các nhà thiết kế chip thêm đến 10 mặt nạ [photomask] để sản xuất 1 kiểu bóng bán dẫn khác hoàn toàn trên chip
các nhà sản xuất MCU gốc [original equipment manufacturer] và sản phẩm eFlash khác đã quay lại với những bộ nhớ rời rạc

Magnetoresistive
DRAM và eFlash mã hoá bit bằng cách trữ 1 điện tích,
bộ nhớ truy-cập-ngẫu-nhiên từ điện trở MRAM mã hoá bit bằng cách thao túng mức điện trở
ô nhớ MRAM bao gồm 1 bóng bán dẫn truy cập, và 1 khoảng tiếp giáp đường hầm từ tính MTJ [magnectic tunnel junction]
MTJ gồm 3 lớp: 1 lớp cố định (tham chiếu) làm bằng vật liệu sắt từ [ferromagnet] chiều từ tính được ghim chặt, cố định theo 1 hướng và không thay đổi theo chiều từ trường thông thường
1 lớp cách điện (kẹp giữa) thường làm bằng ôxit magie, mỏng chỉ 1-2 nanomet đến nỗi electron có thể "xuyên hầm lượng tử" qua
1 lớp tự do (trên cùng) làm bằng vật liệu sắt từ, nhưng có chiều từ tính có thể đảo chiều khi có dòng điện phân cực hoặc từ trường tác động
vật liệu sắt từ ở đây thường là hợp kim cobalt-sắt-boron, tuỳ theo phiên bản MTJ mà sẽ có 1 hoặc nhiều lớp cố định
1 dòng điện bên ngoài sẽ "định hướng" chiều từ tính của lớp tự do, tham chiếu đến lớp cố định
nếu từ tính 2 lớp sắt từ đang song song, điện trở MTJ thấp, cho electron qua
nếu từ tính 2 lớp sắt từ đang không song song, điện trở MTJ cao
MRAM mã hoá bit bằng cách: gửi 1 dòng điện vào MTJ rồi so sánh kết quả với 1 mức tham chiếu

MRAM chuyển mạch toggle
thập niên 1980 xuất hiện MRAM chuyển-mạch-bằng-từ-trường [field-switched] sử dụng từ trường để viết lên MTJ tức là để sắp đặt lớp tự do
từ trường được tạo ra bằng cách cho 1 dòng điện qua 1 dây dẫn, chuyển-mạch bằng hiệu ứng gián tiếp... giống như cách viết dữ liệu vào bộ nhớ lõi sắt [ferrite core]
từ trường phải đủ mạnh để lật trạng thái từ tính của MTJ, nếu MTJ càng nhỏ, nhiễu nhiệt càng dễ lật bit
ví dụ ổ đĩa cứng [hard disk drive] có 1 giới hạn siêu thuận từ [superparamagnetic limit] là giới hạn kích thước "hạt từ tính" [grain] nếu nhỏ hơn nữa thì bit sẽ dễ bị lật ở nhiệt độ phòng
các kỹ sư đã thử tăng giới hạn "lật" nhưng nhược điểm là cần 1 từ trường mạnh hơn nếu muốn bật/tắt bit, nếu MTJ nhỏ thì sẽ khó điều khiển từ trường ấy hơn

Bộ nhớ truy-cập-ngẫu-nhiên từ-điện-trở mô-men quay truyền-spin
thập niên 1990 field-switched MRAM bị thay thế bởi STT-MRAM [spin-transfer torque magnetoresistive random-access memory]
thay vì từ trường "lật" bit, STT-MRAM gửi dòng điện qua MTJ vào lớp tự do và trực tiếp "lật" bit
STT-MRAM bền [non-volatile] tức là không mất dữ liệu nếu ngắt điện, không cần liên tục được "làm mới", tiết kiệm không gian (chỉ có MTJ và 1 bóng bán dẫn truy cập)
ở node quy trình 5 nanomet, một STT-MRAM giảm kích thước 43% so với SRAM
mặc dù "bền" [non-volatile], viết lên STT-MRAM mất 10 nano giây, đã nhanh bằng DRAM trong khi flash mất 20-100 micro giây, trong khi STT-DRAM qua được nhiều chu kỳ viết mà không hư hỏng như flash

Oxy hoá cục bộ silic
kỹ thuật mà nói [technically], công nghệ sản xuất STT-MRAM tương thích CMOS, nhưng khó đúc [fab] 15-20 lớp stack kim loại và điện môi
lớp ôxit cách điện chỉ dày 1-2 nanomet, những vấn đề thường xảy ra ở công đoạn etch hoặc sau-etch khi ôxy va chạm vào lớp cách điện, tạo nên "mỏ chim" [bird's beak]
rồi những vấn đề với đáy điểm tiếp xúc điện cực [bottom electrode contact] nối MTJ với những dây kim loại, độ gồ ghề trên điểm tiếp xúc sẽ tạo ra những lớp MTJ cũng gồ ghề